0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

英特爾PowerVia技術率先實現(xiàn)芯片背面供電,突破互連瓶頸

英特爾中國 ? 來源:未知 ? 2023-06-09 20:10 ? 次閱讀

英特爾宣布在業(yè)內(nèi)率先在產(chǎn)品級測試芯片上實現(xiàn)背面供電(backside power delivery)技術,滿足邁向下一個計算時代的性能需求。作為英特爾業(yè)界領先的背面供電解決方案,PowerVia將于2024年上半年在Intel 20A制程節(jié)點上推出。通過將電源線移至晶圓背面,PowerVia解決了芯片單位面積微縮中日益嚴重的互連瓶頸問題。

英特爾正在積極推進‘四年五個制程節(jié)點’計劃,并致力于在2030年實現(xiàn)在單個封裝中集成一萬億個晶體管,PowerVia對這兩大目標而言都是重要里程碑。通過采用已試驗性生產(chǎn)的制程節(jié)點及其測試芯片,英特爾降低了將背面供電用于先進制程節(jié)點的風險,使得我們能領先競爭對手一個制程節(jié)點,將背面供電技術推向市場。

--Ben Sell

英特爾技術開發(fā)副總裁

英特爾將PowerVia技術和晶體管的研發(fā)分開進行,以確保PowerVia可以被妥善地用于Intel 20A和Intel 18A制程芯片的生產(chǎn)中。在與同樣將與Intel 20A制程節(jié)點一同推出的RibbonFET晶體管集成之前,PowerVia在其內(nèi)部測試節(jié)點上進行了測試,以不斷調(diào)試并確保其功能良好。經(jīng)在測試芯片上采用并測試PowerVia,英特爾證實了這項技術確實能顯著提高芯片的使用效率,單元利用率(cell utilization)超過90%,并有助于實現(xiàn)晶體管的大幅微縮,讓芯片設計公司能夠提升產(chǎn)品性能和能效。

英特爾將在于6月11日至16日在日本京都舉行的VLSI研討會上通過兩篇論文展示相關研究成果。

作為大幅領先競爭對手的背面供電解決方案,PowerVia讓包含英特爾代工服務(IFS)客戶在內(nèi)的芯片設計公司能更快地實現(xiàn)產(chǎn)品能效和性能的提升。長期以來,英特爾始終致力于推出對行業(yè)具有關鍵意義的創(chuàng)新技術,如應變硅(strained silicon)、高K金屬柵極(Hi-K metal gate)和FinFET晶體管,以繼續(xù)推進摩爾定律。隨著PowerVia和RibbonFET全環(huán)繞柵極技術在2024年的推出,英特爾在芯片設計和制程技術創(chuàng)新方面將繼續(xù)處于行業(yè)領先地位。

通過率先推出PowerVia技術,英特爾可幫助芯片設計公司突破日益嚴重的互連瓶頸。越來越多的使用場景,包括AI或圖形計算,都需要尺寸更小、密度更高、性能更強的晶體管來滿足不斷增長的算力需求。從數(shù)十年前到現(xiàn)在,晶體管架構中的電源線和信號線一直都在“搶占”晶圓內(nèi)的同一塊空間。通過在結(jié)構上將這兩者的布線分開,可提高芯片性能和能效,為客戶提供更好的產(chǎn)品。背面供電對晶體管微縮而言至關重要,可使芯片設計公司在不犧牲資源的同時提高晶體管密度,進而顯著地提高功率和性能。

此外,Intel 20A和Intel 18A制程節(jié)點將同時采用PowerVia背面供電技術和RibbonFET全環(huán)繞柵極技術。作為一種向晶體管供電的全新方式,背面供電技術也帶來了散熱和調(diào)試設計方面的全新挑戰(zhàn)。

通過將PowerVia與RibbonFET這兩項技術的研發(fā)分開進行,英特爾能夠迅速應對上述挑戰(zhàn),確保能在基于Intel 20A和Intel 18A制程節(jié)點的芯片中實現(xiàn)PowerVia技術。英特爾開發(fā)了散熱技術,以避免過熱問題的出現(xiàn),同時,調(diào)試團隊也開發(fā)了新技術,確保這種新的晶體管設計結(jié)構在調(diào)試中出現(xiàn)的各種問題都能得到適當解決。因此,在集成到RibbonFET晶體管架構之前,PowerVia就已在測試中達到了相當高的良率和可靠性指標,證明了這一技術的預期價值。

PowerVia的測試也利用了極紫外光刻技術(EUV)帶來的設計規(guī)則。在測試結(jié)果中,芯片大部分區(qū)域的標準單元利用率都超過90%,同時單元密度也大幅增加,可望降低成本。測試還顯示,PowerVia將平臺電壓(platform voltage)降低了30%,并實現(xiàn)了6%的頻率增益(frequency benefit)。PowerVia測試芯片也展示了良好的散熱特性,符合邏輯微縮預期將實現(xiàn)的更高功率密度。

接下來,在將于VLSI研討會上發(fā)表的第三篇論文中,英特爾技術專家Mauro Kobrinsky還將闡述英特爾對PowerVia更先進部署方法的研究成果,如同時在晶圓正面和背面實現(xiàn)信號傳輸和供電。

英特爾領先業(yè)界為客戶提供PowerVia背面供電技術,并將在未來繼續(xù)推進相關創(chuàng)新,延續(xù)了其率先將半導體創(chuàng)新技術推向市場的悠久歷史。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 英特爾
    +關注

    關注

    61

    文章

    10002

    瀏覽量

    172105
  • cpu
    cpu
    +關注

    關注

    68

    文章

    10898

    瀏覽量

    212553

原文標題:英特爾PowerVia技術率先實現(xiàn)芯片背面供電,突破互連瓶頸

文章出處:【微信號:英特爾中國,微信公眾號:英特爾中國】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    英特爾代工在IEDM 2024展示多項技術突破

    電容降低了最高25%,這一突破性的成果有望極大地改善芯片內(nèi)部的互連性能,提升整體運算效率。 此外,英特爾代工還率先發(fā)布了一種用于先進封裝的異
    的頭像 發(fā)表于 12-25 16:13 ?201次閱讀

    英特爾IEDM 2024大曬封裝、晶體管、互連等領域技術突破

    芯東西12月16日報道,在IEDM 2024(2024年IEEE國際電子器件會議)上,英特爾代工展示了包括先進封裝、晶體管微縮、互連縮放等在內(nèi)的多項技術突破,以助力推動半導體行業(yè)在下一
    的頭像 發(fā)表于 12-25 09:52 ?214次閱讀
    <b class='flag-5'>英特爾</b>IEDM 2024大曬封裝、晶體管、<b class='flag-5'>互連</b>等領域<b class='flag-5'>技術</b><b class='flag-5'>突破</b>

    英特爾展示互連微縮技術突破性進展

    展示了多項技術突破,助力推動半導體行業(yè)在下一個十年及更長遠的發(fā)展。具體而言,在新材料方面,減成法釕互連技術(subtractive Ruthenium)最高可將線間電容降低25%1,有
    的頭像 發(fā)表于 12-10 10:41 ?177次閱讀

    英特爾12月或發(fā)布Battlemage GPU芯片

    近日,有關英特爾即將在12月發(fā)布全新Battlemage GPU芯片的傳聞再次被證實。據(jù)硬件挖掘者和泄密者Tomasz Gawrońsk分享的預告圖顯示,英特爾極有可能在AMD RDNA 4和英偉達Blackwell之前,
    的頭像 發(fā)表于 11-19 17:37 ?441次閱讀

    英特爾是如何實現(xiàn)玻璃基板的?

    在今年9月,英特爾宣布率先推出用于下一代先進封裝的玻璃基板,并計劃在未來幾年內(nèi)向市場提供完整的解決方案,從而使單個封裝內(nèi)的晶體管數(shù)量不斷增加,繼續(xù)推動摩爾定律,滿足以數(shù)據(jù)為中心的應用的算力需求
    的頭像 發(fā)表于 07-22 16:37 ?382次閱讀

    英特爾OCI芯粒在新興AI基礎設施中實現(xiàn)光學I/O(輸入/輸出)共封裝

    英特爾的OCI(光學計算互連)芯粒有望革新面向AI基礎設施的高速數(shù)據(jù)處理。 英特爾在用于高速數(shù)據(jù)傳輸?shù)墓韫饧?b class='flag-5'>技術上取得了突破性進展。在20
    的頭像 發(fā)表于 06-29 11:47 ?916次閱讀

    英特爾實現(xiàn)光學IO芯粒的完全集成

    英特爾的OCI(光學計算互連)芯粒有望革新面向AI基礎設施的高速數(shù)據(jù)處理。 英特爾在用于高速數(shù)據(jù)傳輸?shù)墓韫饧?b class='flag-5'>技術上取得了突破性進展。在20
    的頭像 發(fā)表于 06-28 10:16 ?409次閱讀
    <b class='flag-5'>英特爾</b><b class='flag-5'>實現(xiàn)</b>光學IO芯粒的完全集成

    英特爾推進面向未來節(jié)點的技術創(chuàng)新,在2025年后鞏固制程領先性

    18A兩個節(jié)點,將繼續(xù)采用EUV技術,并應用RibbonFET全環(huán)繞柵極晶體管和PowerVia背面供電技術,助力
    的頭像 發(fā)表于 05-16 15:38 ?457次閱讀

    蘋果M3芯片英特爾芯片的差距

    蘋果M3芯片英特爾芯片在多個方面存在顯著差異。首先,M3芯片是蘋果自家研發(fā)的,采用了先進的制程技術和架構設計,使其具有出色的計算性能和多任
    的頭像 發(fā)表于 03-11 18:21 ?6823次閱讀

    Ansys多物理場簽核解決方案獲得英特爾代工認證

    Ansys的多物理場簽核解決方案已經(jīng)成功獲得英特爾代工(Intel Foundry)的認證,這一認證使得Ansys能夠支持對采用英特爾18A工藝技術設計的先進集成電路(IC)進行簽核驗證。18A工藝
    的頭像 發(fā)表于 03-11 11:25 ?735次閱讀

    Ansys和英特爾代工合作開發(fā)多物理場簽核解決方案

    Ansys攜手英特爾代工,共同打造2.5D芯片先進封裝技術的多物理場簽核解決方案。此次合作,將借助Ansys的高精度仿真技術,為英特爾的創(chuàng)新
    的頭像 發(fā)表于 03-11 11:24 ?747次閱讀

    蘋果M3芯片英特爾芯片對比

    蘋果M3芯片英特爾芯片在多個方面存在顯著差異。首先,M3芯片是蘋果自家研發(fā)的,采用了先進的制程技術和架構設計,具有出色的計算性能和多任務處
    的頭像 發(fā)表于 03-08 16:12 ?6656次閱讀

    新思科技與英特爾深化合作加速先進芯片設計

    近日,新思科技與英特爾宣布深化合作,共同加速先進芯片設計的步伐。據(jù)悉,新思科技的人工智能驅(qū)動的數(shù)字和模擬設計流程已經(jīng)成功通過英特爾代工的Intel 18A工藝認證,這一突破性的進展標志
    的頭像 發(fā)表于 03-06 10:33 ?706次閱讀

    英特爾量產(chǎn)3D Foveros封裝技術

    英特爾在封裝技術方面取得了重大突破,并已經(jīng)開始大規(guī)模生產(chǎn)基于3D Foveros技術的產(chǎn)品。這項技術使得
    的頭像 發(fā)表于 01-26 16:04 ?686次閱讀

    英特爾實現(xiàn)3D先進封裝技術的大規(guī)模量產(chǎn)

    英特爾宣布已實現(xiàn)基于業(yè)界領先的半導體封裝解決方案的大規(guī)模生產(chǎn),其中包括英特爾突破性的3D封裝技術Foveros,該
    的頭像 發(fā)表于 01-25 14:24 ?307次閱讀