0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

芯片接口IP:數(shù)字世界的第一層“屏障”

新思科技 ? 來源:未知 ? 2023-06-09 18:00 ? 次閱讀

本文轉自TechSugar

感謝TechSuger對新思科技的關注

當前,我們正處于一個數(shù)據(jù)大爆炸的時代。IDC數(shù)據(jù)顯示,全球數(shù)據(jù)量自2022至2026五年時間里將增長一倍以上,僅中國的數(shù)據(jù)量就將達到56.16ZB,年復合增長率為24.9%。

高速增長的數(shù)據(jù)量讓我們從“計算驅動”走向“數(shù)據(jù)驅動”,數(shù)據(jù)正成為社會經(jīng)濟發(fā)展重要的生產(chǎn)要素,也引發(fā)出三個關鍵性問題——開放流通、價值挖掘和安全保護。

我們都知道芯片是數(shù)據(jù)流轉的核心載體,數(shù)據(jù)的計算、傳輸和存儲都離不開芯片。近幾年,“芯片后門”事件時有發(fā)生,造成的經(jīng)濟損失也越來越大,因此安全已經(jīng)成為芯片設計架構中不可或缺的一環(huán)。

cb5c7246-06ab-11ee-962d-dac502259ad0.png

大數(shù)據(jù)時代,芯片的地位就像電氣時代的電能一樣。如果將終端產(chǎn)品的外包裝去除,芯片便隨處可見,從人們生活中使用的手機、PC,到出行時乘坐的汽車、高鐵,再到生產(chǎn)制造中的工控、機器人等皆是如此。之所以會這樣,就是因為芯片是各行各業(yè)實現(xiàn)數(shù)字化和智能化的物理載體。因此,每一個行業(yè)都在強調(diào)芯片安全。

我們看兩個具有代表性的行業(yè)。首先是數(shù)據(jù)中心領域,這個領域的安全強度往往取決于下層硬件系統(tǒng)的強度,因為底層漏洞能夠從內(nèi)部瓦解軟件的防御體系,讓黑客和不法分子獲得整個系統(tǒng)的訪問特權。因此,我們看到芯片的可信根是數(shù)據(jù)中心安全架構師開始構建安全防護體系的源頭。

另一個具有代表性的領域是汽車,由于汽車功能的特殊性,可以說汽車對于芯片安全體系的構建是當前各行業(yè)的表率。就以EVITA HSM規(guī)范來說,它是SHE(Secure Hardware Extension,安全硬件擴展)規(guī)范的擴展,用數(shù)字密鑰的方式構建整個汽車芯片硬件安全體系。如下圖所示,這是英飛凌公司展示的一種典型HSM邏輯架構,該架構的左側是密碼協(xié)處理器HSM,通過安全模塊與執(zhí)行內(nèi)核TriCore和芯片外部通信;還提供一個HSM域,作為一個內(nèi)部的可信執(zhí)行環(huán)境。

cb823558-06ab-11ee-962d-dac502259ad0.png

圖1:典型HSM邏輯架構 (圖源:英飛凌)

很明顯,安全已經(jīng)成為芯片架構的一部分。除了數(shù)據(jù)中心和智能汽車,智能手機和PC等領域的芯片基本都擁有一套完整的芯片安全體系。這是芯片產(chǎn)業(yè)發(fā)展的一個重大改變。在過去很長一段時間里,安全體系和芯片架構是脫節(jié)的,安全問題需要通過補丁解決,解決不了的則在下一代設計中添加。

隨著數(shù)據(jù)價值提升,這種安全和架構分離的方式顯然不能夠適應這個時代,芯片需要從設計之初就確保足夠安全。

cba30f30-06ab-11ee-962d-dac502259ad0.png

從行業(yè)發(fā)展的情況來看,推動芯片安全的要素有兩個:黑客攻擊和法律法規(guī)。數(shù)據(jù)價值量的提升讓黑客的攻擊不再局限于軟件層面,使用更安全的芯片就意味著擁有更完整的安全防御體系;法律法規(guī)層面,像歐洲《通用數(shù)據(jù)保護條例》(GDPR)這樣的法案已經(jīng)非常多,不勝枚舉。

安全和防御是一個動態(tài)的博弈,因此實際上不存在絕對安全的芯片,不過通過更好的芯片架構設計,我們便能夠在芯片安全防護戰(zhàn)中占得先機。那么,該如何去部署更安全的芯片架構呢?

相信很多人從英飛凌典型HSM邏輯架構中已經(jīng)看出端倪——接口IP對打造安全芯片至關重要。為了加強這一概念,我們再舉一個實例,下圖是蘋果公司的Secure Enclave方案框圖,能夠看到該方案增強芯片安全的節(jié)點都是在傳輸環(huán)節(jié),包括處理器和DRAM內(nèi)存的連接,處理器和NAND閃存的連接,以及芯片上的I2C接口等。

cbc0fcd4-06ab-11ee-962d-dac502259ad0.png

圖2:蘋果Secure Enclave安全方案 (圖源:蘋果公司)

從主流芯片廠商的方案中能夠看出,對于芯片設計而言,往往接口安全了,芯片也就安全了。這便是我們要傳達給大家的理念。

為什么要這樣講呢?事實上,芯片的安全主要有兩個維度:第一個是基于芯片的安全服務,也可以理解為芯片能夠向外提供的安全服務,包括密碼算法、密鑰管理、PUF等;第二個是芯片自身需要的安全防護能力,要能夠抵抗外來的物理攻擊,檢測和防御故障注入攻擊等。

不難發(fā)現(xiàn),芯片安全這兩大維度都是圍繞著芯片接口展開的,向外提供安全服務需要通過接口,外界對芯片的攻擊實際上也是通過芯片接口。

意識到這一點之后,芯片領域的接口標準很快就做出了積極的回應。我們還是以數(shù)據(jù)中心這個領域為例,為了提升數(shù)據(jù)傳輸?shù)陌踩U?,PCI-SIG和CXL標準組織在2020年末將完整性和數(shù)據(jù)加密等安全要求添加到PCIe 5.0和CXL 2.0規(guī)范中,增加了下圖中“1”點標注的認證和密鑰管理,和“2”點標注的完整性和數(shù)據(jù)加密 (IDE)。

cbd59270-06ab-11ee-962d-dac502259ad0.png

圖3:PCIe 5.0和 CXL 2.0規(guī)范中的安全措施

“認證和密鑰管理”包括認證、鑒權、測量、識別和密鑰交換等功能,它讓所有功能都在可信的執(zhí)行環(huán)境安全模塊中運行;“完整性和數(shù)據(jù)加密”是為PCIe的事務層數(shù)據(jù)包(TLP)和CXL的流量控制單元(FLIT)提供保密性、完整性和重放保護,它確保線路上的數(shù)據(jù)不會被觀察、篡改、刪除、插入和重放。

根據(jù)規(guī)范詳情,PCIe6.0中繼續(xù)保留了工程變更通知(ECN)與完整性和數(shù)據(jù)加密這些安全功能,滿足TEE設備接口安全協(xié)議(TDISP),保護虛擬主機和設備的互聯(lián)。

不過,雖然知道接口IP在芯片安全中的重要性,但是在實際芯片設計過程中依然會面臨其他方面的挑戰(zhàn)。

首先,如果是自研接口IP,除了接口IP研發(fā)本身就具有很高的技術壁壘之外,如何保證接口IP安全也是一個很大的挑戰(zhàn)。綜合而言,目前產(chǎn)業(yè)界大概有數(shù)十種保障接口IP安全的方案,包括加密傳輸、API Key驗證、請求限制、防止SQL注入、完整性和數(shù)據(jù)加密等,采用哪些安全方案進行融合,如何實現(xiàn)這些安全方案都是讓開發(fā)者“頭疼”的事情。

其次,如果是采用第三方的接口IP。Riscure的高級安全分析師Nicole Fern曾表示,如果接口IP供應商沒有技術實力和優(yōu)勢,那么其產(chǎn)品的透明度會很差,你可能需要先閱讀“500頁”的產(chǎn)品說明書才能夠知曉這款接口IP的使用限制范圍,一旦有所疏忽,所謂的安全將會是形同虛設。

另外,如下圖所示,隨著芯片集成度的提高,接口IP的復雜度也在提升,包括DDR、PCIe、CXL、以太網(wǎng)、MIPI、USB、UFS、eMMC、HDMI和DisplayPort等,開發(fā)者不僅需要確認每一個接口IP的標準、規(guī)范和安全性,還需要確保整個系統(tǒng)是受到保護的。優(yōu)秀接口IP供應商此時的優(yōu)勢便凸顯出來了——既安全,又透明,且易用。

cbfd338e-06ab-11ee-962d-dac502259ad0.png

圖4:SoC上需要確保安全性的接口非常多

cc3e3f78-06ab-11ee-962d-dac502259ad0.png

一直以來,IP在芯片產(chǎn)業(yè)都有著崇高的地位,和EDA工具并稱為“芯片產(chǎn)業(yè)上的皇冠”。根據(jù)IPnest提供的數(shù)據(jù),在IP產(chǎn)業(yè)里,接口IP近幾年受益于數(shù)據(jù)中心、5G和智能汽車領域的高速發(fā)展,增速達到IP產(chǎn)業(yè)平均增速的兩倍。

cc528b0e-06ab-11ee-962d-dac502259ad0.png

圖5:芯片產(chǎn)業(yè)金字塔 (圖源:方正證券)

不過,正如上文提到的,高速發(fā)展的接口IP不僅要滿足更高的數(shù)據(jù)傳輸要求,同時也要提供透明、可靠的安全保障,賦能大數(shù)據(jù)時代更好地發(fā)展。

作為全球排名第一的芯片接口IP供應商,同時也是信息安全和軟件質量的全球領導者,新思科技為芯片產(chǎn)業(yè)提供廣泛的安全接口IP產(chǎn)品,實現(xiàn)最高級別的SoC安全性,以保護HPC、IoT、移動和汽車SoC免受篡改和物理攻擊。

安全PCIe 6.0/5.0接口和CXL 3.0/2.0接口

早在2021年2月,新思科技就推出了DesignWare IDE安全模塊——業(yè)界首個符合PCIe5.0和CXL2.0規(guī)范的完整性和數(shù)據(jù)加密安全IP核模塊,幫助開發(fā)者更好地利用PCIe5.0架構或CXL2.0接口進行HPC SoC設計。

cc744352-06ab-11ee-962d-dac502259ad0.png

圖6:用于PCIe5.0的DesignWare IDE安全模塊框圖

cc9b7486-06ab-11ee-962d-dac502259ad0.png

圖7:用于CXL2.0的DesignWare IDE安全模塊框圖

綜合而言,DesignWare IDE方案有以下幾個優(yōu)勢:

  • 接收和發(fā)送方向的全雙工最大化吞吐量;

  • 無縫集成靈活的數(shù)據(jù)總線寬度以及與控制器相同的時鐘配置;

  • 基于256位密鑰大小的AES-GCM加密算法,為PCIe TLP和CXL FLIT提供高效的加密、解密和認證;

  • 密碼和哈希算法的寬度可配置以滿足方案的面積和延遲優(yōu)化;

  • 高效的動態(tài)密鑰刷新,實現(xiàn)系統(tǒng)中密鑰的無縫更改;

  • 針對無保護流量的低延遲順序旁路模式。

目前,新思科技的IDE安全模塊已經(jīng)能夠適用于最新的PCIe6.0和CXL3.0規(guī)范,讓開發(fā)者在開發(fā)滿足最新標準的高性能計算芯片時,同樣做到性能和安全性兼顧,且在上市時間上取得領先。

具有內(nèi)嵌存儲加密(IME)功能的安全DDR控制器

在現(xiàn)有的計算架構中,計算和存儲是最核心的兩大單元。內(nèi)存和存儲安全旨在保護存儲資源和存儲在其中的數(shù)據(jù),那么DDR、LPDDR、GDDR 和HBM內(nèi)存接口上的數(shù)據(jù)安全就顯得非常重要。

下面這款方案是新思科技推出的具有集成IME安全功能的安全DDR/LPDDR控制器。方案優(yōu)勢包括:

  • 高性能、低延遲的安全內(nèi)存接口,可高效地支持各種數(shù)據(jù)流量;

  • 讀寫通道獨立保護;

  • 基于符合標準的AES-XTS加密算法的加密/解密;

  • 支持256位和512位AES-XTS密鑰大??;

  • 超低延遲(低至2個周期);

  • 每個區(qū)域加密/解密;

  • 每個周期一次tweak預計算;

  • 高效的密鑰設置和刷新;

  • 密鑰讀回保護/歸零;

  • 支持FIPS 140-3認證;

  • 旁路模式。

cd052e76-06ab-11ee-962d-dac502259ad0.png

圖8:具有集成IME安全功能的安全DDR/LPDDR控制器

如圖8所示,這是一種內(nèi)嵌式的存儲安全接口,與相關的DDR控制器緊密集成,靠近PHY接口,在DRAM突發(fā)模式下工作,這是實現(xiàn)高效、低延遲安全性能的關鍵。

適合各種應用最廣泛協(xié)議的安全接口

除了安全PCIe6.0/5.0接口和CXL3.0/2.0接口,具有內(nèi)嵌存儲加密(IME)的安全DDR/LPDDR接口以外,新思科技豐富的安全接口IP方案還包括:

  • 具有媒體訪問控制安全性(MACsec)的安全以太網(wǎng)接口;

  • 具有高清內(nèi)容保護(HDCP v2.3)的安全HDMI和DisplayPort接口;

  • 具有加密和身份驗證的安全USB接口;

  • 具有Die-to-Die接口加密的安全Multi-Die系統(tǒng);

  • 具有端到端安全傳輸?shù)陌踩玀IPI接口;

  • 具有內(nèi)嵌加密和高級重放保護內(nèi)存塊(RPMB)的安全UFS和eMMC接口。

也就是說,圍繞高性能SoC的安全接口設計,你都能在新思科技找到對應的解決方案。這些方案不僅讓你的芯片能夠滿足最新的行業(yè)規(guī)范,同時也具備行業(yè)領先的安全性。并且,這些IP都是易于集成的,正如Arbe硬件工程副總裁Avi Bauer所言,“新思科技的安全IP讓我們能夠在硅面積預算內(nèi)達到安全標準和性能水平。”

cd28b936-06ab-11ee-962d-dac502259ad0.png

數(shù)據(jù)大爆炸的時代,信息的價值也隨之飛升,因此帶來的數(shù)據(jù)安全挑戰(zhàn)是極大的。芯片作為大數(shù)據(jù)的物理載體,其安全的重要性已經(jīng)不言而喻,關系到國計民生的方方面面。

在打造安全芯片的過程中,把好接口IP的安全關,芯片也就安全了。新思科技作為全球頂尖的IP方案商,在接口IP方面,擁有深厚的技術積累和領先的行業(yè)理解,能夠提供安全、透明、易用的接口IP產(chǎn)品,攜手IC設計公司共同打造更安全的SoC產(chǎn)品。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 新思科技
    +關注

    關注

    5

    文章

    801

    瀏覽量

    50374

原文標題:芯片接口IP:數(shù)字世界的第一層“屏障”

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    在OSI模型中哪一層負責處理加密和解密的數(shù)據(jù)

    OSI模型是個七的網(wǎng)絡通信框架,每一層都承擔著特定的職責,以確保數(shù)據(jù)能夠從源頭順利傳輸?shù)侥康牡?。從底部的物?b class='flag-5'>層開始,這一層負責在物理媒介
    的頭像 發(fā)表于 12-26 15:27 ?223次閱讀

    金屬方塊電阻的測試條件

    CMOS 工藝平臺的金屬方塊電阻的測試結構包含該平臺的所有金屬,例如如果該平臺使用五金屬,那么金屬方塊電阻的測試結構就有第一層金屬(M1)方塊電阻、第二
    的頭像 發(fā)表于 12-03 09:46 ?246次閱讀
    金屬方塊電阻的測試條件

    OSI七模型的每一層功能

    開放系統(tǒng)互聯(lián)(OSI)模型是個概念性框架,用于標準化網(wǎng)絡通信過程,以便不同的計算機系統(tǒng)和網(wǎng)絡能夠相互通信。OSI模型分為七,每一層都有其特定的功能和協(xié)議。以下是OSI七模型的每
    的頭像 發(fā)表于 11-24 10:46 ?429次閱讀

    OSI七模型詳解 OSI七模型與TCP/IP模型比較

    OSI(Open System Interconnect)七模型是種將計算機網(wǎng)絡通信協(xié)議劃分為七個不同層次的標準化框架,每一層都負責不同的功能,從物理連接到應用程序的處理。以下是對OSI七
    的頭像 發(fā)表于 11-24 10:44 ?494次閱讀

    IMD1工藝是什么意思

    IMD1工藝是指在第一層金屬之間的介質隔離材料。IMD1的材料是 ULK (Ultra Low K)SiCOH材料。
    的頭像 發(fā)表于 11-15 09:14 ?398次閱讀
    IMD1工藝是什么意思

    金屬1工藝的制造流程

    金屬1工藝是指形成第一層金屬互連線,第一層金屬互連線的目的是實現(xiàn)把不同區(qū)域的接觸孔連起來,以及把不同區(qū)域的通孔1連起來。第一金屬是大馬士
    的頭像 發(fā)表于 11-15 09:12 ?327次閱讀
    金屬<b class='flag-5'>層</b>1工藝的制造流程

    金屬2工藝是什么

    金屬2(M2)工藝與金屬1工藝類似。金屬2工藝是指形成第二金屬互連線,金屬互連線的目的是實現(xiàn)把第一層金屬或者第三
    的頭像 發(fā)表于 10-24 16:02 ?329次閱讀
    金屬<b class='flag-5'>層</b>2工藝是什么

    ESP8266是否能實現(xiàn)金字塔式的Wifi級聯(lián)?

    最近項目多個節(jié)點連網(wǎng),想請教下ESP8266是否能實現(xiàn)金字塔式的Wifi級聯(lián)。 具體構想如下: 1. 第一層 工作節(jié)點。工作節(jié)點都設置成STA模式,以最多32個節(jié)點(是不是最多32個?)為
    發(fā)表于 07-10 06:04

    反向傳播神經(jīng)網(wǎng)絡分為多少

    的層數(shù)可以根據(jù)具體問題和數(shù)據(jù)集來確定,但通常包括輸入、隱藏和輸出。 輸入 輸入是BP神經(jīng)網(wǎng)絡的
    的頭像 發(fā)表于 07-03 11:02 ?442次閱讀

    卷積神經(jīng)網(wǎng)絡每一層的作用

    (Input Layer) 輸入是卷積神經(jīng)網(wǎng)絡的第一層,負責接收輸入數(shù)據(jù)。在圖像識別任務中,輸入通常接收個三維數(shù)組,其中包含了圖像的像素值。輸入
    的頭像 發(fā)表于 07-02 15:28 ?1693次閱讀

    求助,關于AN2867的晶振布局問題求解

    今天在研究AN2867的晶振布局,有個疑問,資料顯示晶振周圍需要地環(huán)保護,而且地環(huán)與其他地面要有間隙,在第一層和第二都有這樣的設計,請問如果是四板,是否每層都需要這樣操作呢?
    發(fā)表于 05-20 07:59

    stm32f030從return跳出會死在void HardFault_Handler(void)的原因?怎么解決?

    第一層就死在void HardFault_Handler(void)了 case 10: { delay_ms (10);//消抖 return; }
    發(fā)表于 04-24 08:21

    CNN如何解決邊緣檢測問題

    這種理解導致了卷積神經(jīng)網(wǎng)絡。網(wǎng)絡的第一層由掃描圖像的小塊神經(jīng)元組成 - 次處理幾個像素。通常這些是9或16或25像素的正方形。
    發(fā)表于 04-15 14:42 ?584次閱讀
    CNN如何解決邊緣檢測問題

    中芯國際專利獲新型半導體器件

    該發(fā)明提出種制備半導體器件的新方法,首先需要在基板上制備劃分明確且排列整齊的鰭部;之后在基板上構建覆于鰭部之上的偽柵結構;再制備并在偽柵結構上方安裝一層第一層間介電,此
    的頭像 發(fā)表于 04-03 09:56 ?519次閱讀
    中芯國際專利獲新型半導體器件

    osi七模型各層功能及協(xié)議 osi七模型有哪些

    中的功能和任務。該模型由七組成,每一層都有各自的功能和協(xié)議,可以實現(xiàn)不同之間的通信和數(shù)據(jù)傳輸。下面將詳細介紹每一層的功能和常用的協(xié)議。 第一層
    的頭像 發(fā)表于 01-25 11:03 ?1.3w次閱讀