DDR跑不到速率后續(xù)來了，相鄰層串?dāng)_深度分析！

高速先生成員：黃剛

就在剛剛，雷豹把他對疊層的調(diào)整方式和改善后的仿真結(jié)果給師傅Chris看完后，Chris給雷豹點了個大大的贊，因為優(yōu)化的方式其實不需要大改DDR的走線，只需要把相鄰層的信號最大限度的拉開，同時為了保證疊層厚度不變，就需要把信號和參考的地平面相應(yīng)的靠近。這個操作的好處是顯而易見，信號與信號之間的距離變遠(yuǎn)的同時，信號與參考地平面的距離又變近了，串?dāng)_肯定就能夠改善了?。∠旅媸抢妆氲降母纳坪蟮寞B層方案。

信號與信號由之前的4.476mil拉大到了5.5mil，同時為了保持厚度不變，信號與地的距離從3mil減小到了2.5mil。這個時候會不會有粉絲問，為什么不再拉大一點呢，直接拉到6mil以上不更好了。呃，這個……只能回答你們，PCB設(shè)計是需要多種因素來權(quán)衡，拉到6mil的串?dāng)_肯定會更好，但是信號離地平面近了，線寬需要減小才能控到之前的阻抗，近到2mil壓根就控不到阻抗了，因為線忒細(xì)了。

其實雷豹坦言，采取這個疊層調(diào)整的方案其實也主要是通過“憑感覺”來的，理論是知道的，就是信號之間遠(yuǎn)了，信號和地平面近了，電磁場在信號之間的交叉量就少了，因此串?dāng)_能夠改善。但是改善了多少，能不能通過其他指標(biāo)更清晰的量化出來呢，雷豹心里其實是打鼓的！

Chris看破不點破，決定親自來接手這個案例后續(xù)的串?dāng)_分析。我們知道，去衡量任何信號質(zhì)量的手段無非就兩種，要么是在時域上判斷，要么就是在頻域上去分析。時域的話，雷豹已經(jīng)在信號眼圖上有對比過了，那么想繼續(xù)分析這個串?dāng)_的改善的話，就有在頻域上去做文章了。

Chris對雷豹調(diào)整疊層前后的走線結(jié)構(gòu)進(jìn)行建模，利用cadence的3D clarity快速的建立了兩種結(jié)構(gòu)的模型，可以看到，雷豹的優(yōu)化方案就是把信號間距拉遠(yuǎn)，信號與地間距拉近，同時減小一定的線寬來控制阻抗不變。

原始仿真模型版本中，我們把相鄰層的走線長度定在1000mil，基本上和該案例的DDR走線的最大并行長度接近，使得這個仿真模型更貼近該案例的真實情況。

分別對兩個模型進(jìn)行仿真，仿真后得到兩者的串?dāng)_參數(shù)的結(jié)果，Chris把它們擺在一起來看。

從對比結(jié)果可以看到，串?dāng)_在DDR運行的頻率處從22db改善到29db，大家可不要小看這個7db的串?dāng)_改善，從db損耗反推回幅度的話，如果串?dāng)_源電壓是1V的話，基本上22db是80mV的串?dāng)_幅度，29db只有35mV左右，改善還是非常的大的，有興趣的粉絲后面可以自己算算哈！

當(dāng)然，在雷豹驚呼很厲害的時候，Chris突然問雷豹，那優(yōu)化了疊層之后，還有沒有什么辦法通過走線的變化進(jìn)一步優(yōu)化串?dāng)_呢？此時雷豹看著Chris的仿真模型，同時腦中不停的翻滾曾經(jīng)學(xué)過的串?dāng)_理論，duang的一聲，有啦！目前仿真模型是信號線并行長度1000mil，如果能縮短到500mil呢，會不會使得串?dāng)_結(jié)果進(jìn)一步變好呢？Chris滿意的點了點頭，進(jìn)步很大的小伙子！只見Chris飛快的對模型上的信號走線縮短一半，只剩500mil的并行長度，然后再次進(jìn)行仿真，結(jié)果令人滿意，串?dāng)_量級又改善了3個多db！

的確，從串?dāng)_產(chǎn)生的理論出發(fā)去尋找改善串?dāng)_的方案，的確是比較好的解決問題的思路，于是雷豹在之前的疊層優(yōu)化建議之外，還加上了一條，盡量減小相鄰層并行的走線的長度，這下這個案例的改板設(shè)計就更保險了！正當(dāng)雷豹開始暗爽的時候，突然Chris來了一句，那在這個case里，主控和DDR的布局位置都不變的時候，具體要怎么走線才能達(dá)到縮短并行長度的目標(biāo)呢？雷豹剛開始楞了下，不過鎮(zhèn)定下來思考片刻后，作為PCB設(shè)計出身然后轉(zhuǎn)到我們高速先生團(tuán)隊的他還是想到了不少的辦法實現(xiàn)了！

審核編輯：湯梓紅