手機(jī)芯片為啥這么燒錢(qián)？

隨著互聯(lián)網(wǎng)的普及，手機(jī)逐漸成為我們的個(gè)人標(biāo)配。手機(jī)的關(guān)鍵在于芯片，芯片的質(zhì)量很大程度上決定了手機(jī)的性能，可是手機(jī)芯片為什么這么貴呢？

芯片就像手機(jī)的大腦，我們將輸入信號(hào)作為原材料輸入手機(jī)，通過(guò)改變芯片內(nèi)部的走線、邏輯，就能對(duì)輸入信號(hào)實(shí)現(xiàn)不同的處理方式。 也正因此，手機(jī)芯片是當(dāng)今集成度超高的元器件，別看它只有一個(gè)指甲蓋的大小，里面可是包含了數(shù)十億晶體管呢，蘋(píng)果的A15仿生芯片包含了150億個(gè)晶體管，每秒可執(zhí)行15.8萬(wàn)億次操作。 因此，無(wú)論是研發(fā)還是制造難度，大家都可想而知。

經(jīng)常會(huì)有新聞講某某公司在芯片方面投了多少億，文檔君覺(jué)得好多好多錢(qián)呀，可是了解下去發(fā)現(xiàn)，這么多錢(qián)竟然只夠公司燒一年？今天我們就從芯片的研發(fā)與生產(chǎn)兩個(gè)方面來(lái)看看，手機(jī)芯片是如何產(chǎn)生的？為啥那么貴？ 一款芯片從無(wú)到有，要經(jīng)歷兩大階段：研發(fā)環(huán)節(jié)和制造環(huán)節(jié)。

芯片研發(fā) 芯片的研發(fā)流程大致可分為：

IP（知識(shí)產(chǎn)權(quán)）采購(gòu)

前端設(shè)計(jì)

驗(yàn)證

DFT（可測(cè)試性設(shè)計(jì)）設(shè)計(jì)

后端設(shè)計(jì)

封裝設(shè)計(jì)

回片測(cè)試

其中，前端設(shè)計(jì)、驗(yàn)證、DFT設(shè)計(jì)、后端設(shè)計(jì)、封裝設(shè)計(jì)等過(guò)程需要大量的研發(fā)人員的人力投入和不同團(tuán)隊(duì)的分工合作。

芯片制造 比起芯片的研發(fā)，芯片制造的難度更大，技術(shù)壁壘更高。 芯片的生產(chǎn)與制造可以大體分為晶圓制造、晶圓光刻顯影和刻蝕、摻加雜質(zhì)和封裝測(cè)試四個(gè)步驟。 晶圓制造 晶圓是制造芯片的物質(zhì)基礎(chǔ)，由石英砂精煉得來(lái)，晶圓是從99.99%的純硅圓柱體（也叫“硅錠”）上切下來(lái)的（以半導(dǎo)體制造中最常用的尺寸12寸為例，由于芯片的尺寸各不相同，從12英寸的晶圓上可分割出來(lái)幾十個(gè)到數(shù)千個(gè)芯片），并被打磨得極為光滑，然后再根據(jù)結(jié)構(gòu)需求將導(dǎo)體、絕緣體或半導(dǎo)體材料薄膜沉積到晶圓上。當(dāng)前我國(guó)具備一定的晶圓制造能力，基本上可以實(shí)現(xiàn)國(guó)產(chǎn)自用。

晶圓光刻顯影和刻蝕

光刻技術(shù)決定了芯片上的晶體管可以做到多小。晶圓被放入***中，暴露在深紫外光（DUV）下。光線通過(guò)掩模版投射到晶圓上，***的光學(xué)系統(tǒng)（DUV系統(tǒng)的透鏡）將掩模版上設(shè)計(jì)好的電路圖案縮小并聚焦到晶圓上的光刻膠。

光刻膠，又稱光致抗蝕劑，是指通過(guò)紫外光、電子束、離子束、X射線等的照射或輻射，其溶解度發(fā)生變化的耐蝕劑刻薄膜材料。

當(dāng)光線照射到光刻膠上時(shí)，會(huì)產(chǎn)生化學(xué)變化，將掩模版上的圖案印制到光刻膠涂層上。



刻蝕是為了去除退化的光刻膠，以顯示出預(yù)期的圖案。 在刻蝕過(guò)程中，晶圓被烘烤和顯影，光刻膠被洗掉，顯示出一個(gè)開(kāi)放通道的3D圖案。 先進(jìn)的刻蝕技術(shù)使芯片制造商能夠使用雙倍、四倍和基于間隔的圖案來(lái)創(chuàng)造出現(xiàn)代芯片設(shè)計(jì)的微小尺寸。像3D NAND這種高達(dá)175層的空腔結(jié)構(gòu)的芯片設(shè)計(jì)，需要保證空腔深度完全正確，刻蝕過(guò)程格外困難。

通過(guò)***對(duì)指定位置進(jìn)行刻蝕，這一過(guò)程極為精密和復(fù)雜，實(shí)際上世界上只有荷蘭 ASML 公司有能力制造昂貴的***，其 7nm ***售價(jià)高達(dá) 1 億美元 。

摻加雜質(zhì)

摻加雜質(zhì)可以增加立體結(jié)構(gòu)復(fù)雜程度，越是復(fù)雜的集成電路，其立體結(jié)構(gòu)就越復(fù)雜，摻加雜質(zhì)的步驟也就越復(fù)雜。集成電路的基礎(chǔ)是 PN 結(jié)，要想形成 PN 結(jié)，就必須在不同的晶圓里摻加不同的雜質(zhì)（本質(zhì)上而言是加入 P、N 型雜質(zhì)，改變其導(dǎo)電性質(zhì)）。

PN結(jié)：采用不同的摻雜工藝，通過(guò)擴(kuò)散作用，將P型半導(dǎo)體與N型半導(dǎo)體制作在同一塊半導(dǎo)體（通常是硅或鍺）基片上，在它們的交界面就形成空間電荷區(qū)稱為PN結(jié)。PN結(jié)具有單向?qū)щ娦?，是電子技術(shù)中許多器件所利用的特性，例如半導(dǎo)體二極管、雙極性晶體管的物質(zhì)基礎(chǔ)。

封裝測(cè)試

在封裝過(guò)程中，為了把芯片從晶圓上取出來(lái)，要用金剛石鋸將其切成單個(gè)芯片。從晶圓上分割出來(lái)的芯片又稱為“裸晶”，隨后會(huì)被放置在“基板”上——這種基板使用金屬箔將裸晶的輸入和輸出信號(hào)引導(dǎo)到系統(tǒng)的其他部分。然后我們會(huì)為它蓋上具有“均熱片”的蓋子，均熱片是一種小的扁平狀金屬保護(hù)容器，里面裝有冷卻液，確保芯片可以在運(yùn)行中保持冷卻。

經(jīng)過(guò)上述流程，芯片制造商就完成了從版圖到芯片實(shí)體的流程，但芯片能否具體工作，其電氣性能是否達(dá)標(biāo)，還需要完成測(cè)試才能確定。

因此，芯片制造廠商均需要一批后端測(cè)試人員對(duì)芯片的性能進(jìn)行測(cè)試。

當(dāng)然，半導(dǎo)體制造涉及到的步驟遠(yuǎn)不止這些，芯片還要經(jīng)過(guò)測(cè)量檢驗(yàn)、電鍍、測(cè)試等更多環(huán)節(jié)，每塊芯片在成為電子設(shè)備的一部分之前都要經(jīng)過(guò)數(shù)百次這樣的過(guò)程。

研發(fā)成本 了解了芯片的研發(fā)和制造過(guò)程，文檔君帶大家繼續(xù)了解一下芯片為啥這么燒錢(qián)呢？

芯片的研發(fā)成本主要包含IP采購(gòu)、前端設(shè)計(jì)、驗(yàn)證、DFT設(shè)計(jì)、后端設(shè)計(jì)、封裝設(shè)計(jì)、回片測(cè)試等部分費(fèi)用。

IP采購(gòu)

IP采購(gòu)是芯片研發(fā)中不可忽視的一個(gè)環(huán)節(jié)。 費(fèi)用模式通常分為一次性授權(quán)、產(chǎn)品單獨(dú)授權(quán)，或者兩者疊加起來(lái)。

例如，手機(jī)處理器芯片、AI芯片等都需要集成CPU模塊，目前國(guó)內(nèi)大部分芯片設(shè)計(jì)公司都采購(gòu)ARM的CPU核。 IP核，全稱知識(shí)產(chǎn)權(quán)核 (intellectual property core)，是指某一方提供的、形式為邏輯單元、芯片設(shè)計(jì)的可重用模塊。

回片測(cè)試 回片測(cè)試包含測(cè)試硬件、RA（Reliability Test，可靠性測(cè)試）實(shí)驗(yàn)、ATE（Automatic Test Equipment，集成電路自動(dòng)測(cè)試設(shè)備）機(jī)臺(tái)使用以及研發(fā)人力投入等成本。

其他 前端設(shè)計(jì)、驗(yàn)證、DFT設(shè)計(jì)、后端設(shè)計(jì)、封裝設(shè)計(jì)支出主要以研發(fā)人員的人力投入為主，此外還包含EDA軟件的使用費(fèi)、FPGA和Zebu等驗(yàn)證平臺(tái)的硬件費(fèi)用。

生產(chǎn)成本 芯片生產(chǎn)成本主要包括流片、晶圓、CP（Chip Probe，晶圓）測(cè)試、封裝、FT（Final Test，最終測(cè)試）、SLT（System Level Test，系統(tǒng)級(jí)測(cè)試）等，其中大部分集中在流片和晶圓。

流片成本

流片，是指像流水線一樣通過(guò)一系列工藝步驟制造芯片，在集成電路設(shè)計(jì)領(lǐng)域，“流片”指的是“試生產(chǎn)”。

一次性費(fèi)用，按照掩膜版層數(shù)計(jì)算。 在芯片設(shè)計(jì)完成后，會(huì)生產(chǎn)復(fù)雜的圖形文件，一般來(lái)說(shuō)會(huì)有幾十層到上百層。這些圖形文件需要在光罩廠做掩膜版。 工藝節(jié)點(diǎn)越高，流片價(jià)格越貴，因?yàn)楦吖に囆枰嗟难谀ぐ?。?6 nm制程上，需要大約60張，而7nm可能就需要上百?gòu)垺?br />
目前最便宜的ASIC流片成本也需要幾十萬(wàn)一次，180nm的流片成本大概是50萬(wàn)元，55nm的成本約200萬(wàn)元。但是16nm的成本就飆升到了3000萬(wàn)-5000萬(wàn)元，到了7nm最低也要過(guò)億。

但到了量產(chǎn)階段，尤其是產(chǎn)品的出貨量比較大，一次性流片費(fèi)用平攤到數(shù)十萬(wàn)顆芯片上時(shí)，相對(duì)成本就低了很多。

晶圓成本

按照出貨片數(shù)每片計(jì)算。

晶圓價(jià)格也是按照工藝節(jié)點(diǎn)區(qū)分的。臺(tái)積電12寸晶圓40nm成本每片大約在1500～2000美元，16nm成本每片大約在4000～5000美元之間，7nm成本每片大約在9300美元左右，5nm代工價(jià)格約為17000美元，3nm價(jià)格預(yù)計(jì)會(huì)達(dá)到30000美元左右。





審核編輯：劉清