0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為什么串行接口速率比并行接口快?

jf_60870435 ? 來源:jf_60870435 ? 作者:jf_60870435 ? 2023-05-31 14:19 ? 次閱讀

串行接口的速率會(huì)比并行快,可以從下面四個(gè)方面考慮:

①高速串口不需要時(shí)鐘信號(hào)來同步數(shù)據(jù)流,也就沒有時(shí)鐘周期性的邊沿,頻譜不會(huì)集中,所以噪聲干擾少很多。

以PCIE和SATA為例,時(shí)鐘信息通過8b/10b編碼已經(jīng)集成在數(shù)據(jù)流里面,數(shù)據(jù)本身經(jīng)過加擾,絕對(duì)不可能有多于5個(gè)0或者5個(gè)1的長(zhǎng)串(利于時(shí)鐘恢復(fù)),也絕對(duì)不存在周期性(避免頻譜集中)。這樣,通過數(shù)據(jù)流的沿變可以直接用PLL恢復(fù)出時(shí)鐘,再用恢復(fù)的時(shí)鐘采集數(shù)據(jù)流。這有什么好處?時(shí)鐘信號(hào)消耗的功耗極多,帶來的噪聲也最大,不傳時(shí)鐘可以降低功耗,減少噪聲。

②所有高速串口都采用差分總線傳輸,外界噪聲同時(shí)加載到兩條差分線上,相減之后可以抵消,具備很強(qiáng)的抗干擾能力,同時(shí)因?yàn)椴罘志€通常以電流為載體傳輸,遠(yuǎn)端沒有電壓傳輸?shù)膲航担虼碎L(zhǎng)距離也不是問題。

wKgZomR25uaAfywAAACYjzzq7M0007.png

③差分信號(hào)沒有時(shí)鐘skew問題,因?yàn)樗揪蜎]有同步時(shí)鐘,不存在時(shí)鐘和數(shù)據(jù)流的對(duì)齊問題。只需要保證差分信號(hào)線是對(duì)齊的就行,這是很容易的,因?yàn)椴罘中盘?hào)線的值總是相反,相關(guān)性強(qiáng),易控制。一根線跳的時(shí)候,另一根線經(jīng)過一個(gè)非門的延時(shí)馬上會(huì)跳,這個(gè)非門的延時(shí)是很容易補(bǔ)償?shù)摹?/p>

wKgaomR25uaAL5NLAABVFCv40dw912.png

并行總線最大的問題就是多根線傳輸?shù)臅r(shí)候,無法保證所有的沿變都對(duì)齊,很有可能傳著傳著某些信號(hào)跟不上,落后了一個(gè)時(shí)鐘周期,數(shù)據(jù)就傳錯(cuò)了。想控制也難,因?yàn)楦鱾€(gè)信號(hào)沒有相關(guān)性,互相的沿變本身就是獨(dú)立的,因?yàn)椴季€不同,很有可能一個(gè)跳的早點(diǎn),另一個(gè)跳的晚點(diǎn),再加上各個(gè)傳輸線電阻不同,噪聲不同,傳一會(huì)兒就分辨不出來哪個(gè)值對(duì)應(yīng)哪個(gè)周期。

④差分線線數(shù)少,干擾少。并行傳輸,一般32根或者64根,一根線跳變,會(huì)給旁邊的線帶來噪聲,頻率越高,這種噪聲越大,很容易導(dǎo)致別的線值被篡改或者無法辨認(rèn),所以頻率不可能很高。串行傳輸一般就4根數(shù)據(jù)線,分成Rx兩根差分線和Tx兩根差分線,差分線總是往相反方向跳,可以抵消各自的跳變?cè)肼暎热鏡x的正極性發(fā)生跳變時(shí)會(huì)產(chǎn)生噪聲,這種噪聲可以被Rx的負(fù)極性以相反的跳變直接抵消掉(因?yàn)樗麄兪遣罘中盘?hào)對(duì)),總的噪聲為0,杜絕了內(nèi)部噪聲。

綜上,串口傳輸?shù)母鞣N優(yōu)勢(shì)使得其內(nèi)外噪聲皆免疫,又沒有信號(hào)對(duì)齊之憂,可以以極高的速率傳輸。比如SATA可以以6Gb的速率傳輸數(shù)據(jù)流,PCIE可以以8Gb的速率傳輸數(shù)據(jù)流。這種速率,并行傳輸是根本做不到的,更不要說串行傳輸還能節(jié)省大量引腳。

串口為啥比并口快,還有的因素是串口的特性和應(yīng)用場(chǎng)景,決定了它更加適合采用一些可以提高單根信道速率的設(shè)計(jì)方法:差分信號(hào)(differential signaling),時(shí)鐘-數(shù)據(jù)恢復(fù)(Clock-Data Recovery,簡(jiǎn)稱CDR),和信道均一化(Channel Equalization,Eq)。而這些方法目前用在并口上并不合適。

既然串口有如此大的優(yōu)勢(shì),為什么并口還是存在?

從現(xiàn)有的應(yīng)用看來,有一些歷史遺留速度不高的應(yīng)用,還有一些需要突發(fā)性高帶寬的應(yīng)用,還是需要并口的應(yīng)用,比如很特殊的DDR。雖然XDR/GDDR/HMC/HCM這些新標(biāo)準(zhǔn)都在試圖引入SerDes, 但DRAM行業(yè)的特殊性還是讓并口繼續(xù)存活著。

【以上信息由艾博檢測(cè)整理發(fā)布,如有出入請(qǐng)及時(shí)指正,如有引用請(qǐng)注明出處,歡迎一起討論,我們一直在關(guān)注其發(fā)展!專注:CCC/SRRC/CTA/運(yùn)營(yíng)商入庫(kù)】

審核編輯黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8611

    瀏覽量

    151247
  • 并行接口
    +關(guān)注

    關(guān)注

    0

    文章

    31

    瀏覽量

    15273
  • 串行接口
    +關(guān)注

    關(guān)注

    3

    文章

    328

    瀏覽量

    42622
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    串行并行接口SRAM對(duì)比,誰(shuí)會(huì)是未來主流?

    對(duì)于已經(jīng)(和仍在)使用SRAM的高性能(主要是緩存)應(yīng)用而言,與串行接口相比,并行接口擁有明顯優(yōu)勢(shì)。但這種情況似乎即將改變。
    發(fā)表于 11-06 13:57 ?1791次閱讀
    <b class='flag-5'>串行</b>和<b class='flag-5'>并行接口</b>SRAM對(duì)比,誰(shuí)會(huì)是未來主流?

    串行接口比并行接口快的原因

    6Gb的速率傳輸數(shù)據(jù)流,PCIE可以以8Gb的速率傳輸數(shù)據(jù)流。這種速率,并行傳輸是根本做不到的,更不要說串行傳輸還能節(jié)省大量引腳。 [siz
    發(fā)表于 08-30 14:14

    串行接口為啥比并行接口快?你明白嗎

    什么叫并行接口? 什么叫串行接口?串行接口為啥比并行接口快
    發(fā)表于 05-18 07:18

    串行接口并行接口相比有何優(yōu)點(diǎn)

    地順序傳送。與并行接口相比,其優(yōu)點(diǎn)也非常明顯:成本低,最少需要一根線就可以完成傳輸;沒有數(shù)據(jù)的相互干擾,誤碼率相對(duì)較低;缺點(diǎn):傳輸速率相對(duì)較低。2. 串口如何建立通信對(duì)單片機(jī)有所了解的...
    發(fā)表于 02-15 06:36

    并行接口

    7.1 并行接口概述并行接口串行接口的結(jié)構(gòu)示意圖并行接口傳輸速率高,一般不要求固定格式,但不適
    發(fā)表于 03-25 13:35 ?31次下載

    PC 并行接口定義

      PC 并行接口定義 PC 并行接口外觀是 25 針母插座:
    發(fā)表于 02-12 10:35 ?1018次閱讀

    什么是并行接口

    什么是并行接口 簡(jiǎn)稱并口,也就是LPT接口,是采用并行通信協(xié)議的擴(kuò)展接口。并口的數(shù)據(jù)傳輸率比串口快8倍,標(biāo)準(zhǔn)并口的數(shù)據(jù)傳輸率
    發(fā)表于 01-12 15:39 ?8271次閱讀

    并行接口

    并行接口
    發(fā)表于 03-04 17:53 ?3次下載

    usb是串行接口嗎_串行接口并行接口有什么區(qū)別

    本文開始介紹了串行接口的定義,其次闡述了串行接口的劃分標(biāo)準(zhǔn)以及分析了串行接口
    發(fā)表于 03-26 14:43 ?6.8w次閱讀
    usb是<b class='flag-5'>串行</b><b class='flag-5'>接口</b>嗎_<b class='flag-5'>串行</b><b class='flag-5'>接口</b>和<b class='flag-5'>并行接口</b>有什么區(qū)別

    SRAM存儲(chǔ)器的并行接口串行接口對(duì)比

    外置SRAM通常配有一個(gè)并行接口??紤]到大多數(shù)基于SRAM的應(yīng)用的存儲(chǔ)器要求,選擇并行接口并不令人驚訝。對(duì)于已經(jīng)(和仍在)使用SRAM的高性能(主要是緩存)應(yīng)用而言,與串行接口相比,
    發(fā)表于 05-13 15:36 ?4609次閱讀
    SRAM存儲(chǔ)器的<b class='flag-5'>并行接口</b>和<b class='flag-5'>串行</b><b class='flag-5'>接口</b>對(duì)比

    關(guān)于串行并行接口SRAM的對(duì)比分析

    由于所需驅(qū)動(dòng)的引腳數(shù)較少,而且速度更低,串行接口存儲(chǔ)器通常比并行接口存儲(chǔ)器消耗更少的電能,而且其最大的好處在于較小的尺寸-無論是從設(shè)備尺寸還是從引腳數(shù)的角度而言。最小的并行 SRAM封
    的頭像 發(fā)表于 08-26 17:37 ?4694次閱讀
    關(guān)于<b class='flag-5'>串行</b>和<b class='flag-5'>并行接口</b>SRAM的對(duì)比分析

    串行接口并行接口有什么不同

    現(xiàn)代社會(huì)很多電子產(chǎn)品都有接口,接口的設(shè)計(jì)規(guī)格是怎么樣的,接口串行接口并行接口,下面我們將圍繞
    發(fā)表于 06-21 14:29 ?1w次閱讀

    收藏起來!串行接口串行接口并行接口的區(qū)別-科蘭

    現(xiàn)代社會(huì)很多電子產(chǎn)品都有接口,接口的設(shè)計(jì)規(guī)格是怎么樣的,接口串行接口并行接口,下面我們將圍繞
    的頭像 發(fā)表于 06-05 11:36 ?2077次閱讀

    為什么串行接口速率比并行接口快?

    以PCIE和SATA為例,時(shí)鐘信息通過8b/10b編碼已經(jīng)集成在數(shù)據(jù)流里面,數(shù)據(jù)本身經(jīng)過加擾,不可能有多于5個(gè)0或者5個(gè)1的長(zhǎng)串(利于時(shí)鐘恢復(fù)),也不存在周期性(避免頻譜集中)。這樣,通過數(shù)據(jù)流的沿變可以直接用PLL恢復(fù)出時(shí)鐘,再用恢復(fù)的時(shí)鐘采集數(shù)據(jù)流。
    的頭像 發(fā)表于 06-06 10:20 ?1789次閱讀
    為什么<b class='flag-5'>串行</b><b class='flag-5'>接口</b><b class='flag-5'>速率</b><b class='flag-5'>比并行接口快</b>?

    串行接口并行接口的區(qū)別

    串行接口(Serial Interface)與并行接口(Parallel Interface)是計(jì)算機(jī)與外部設(shè)備之間進(jìn)行數(shù)據(jù)傳輸?shù)膬煞N基本方式,它們?cè)诙鄠€(gè)方面存在顯著差異。以下將從數(shù)據(jù)傳輸方式、傳輸
    的頭像 發(fā)表于 08-25 17:08 ?3954次閱讀