層次化的UVM TLM連接

封裝和層次結(jié)構(gòu)

TLM接口的使用將驗(yàn)證環(huán)境中的每個(gè)組件與其他組件隔離。驗(yàn)證環(huán)境實(shí)例化一個(gè)組件，并完成其ports/exports的連接，不需要進(jìn)一步了解驗(yàn)證組件具體的實(shí)現(xiàn)。

較小的驗(yàn)證組件可以組合成較大的驗(yàn)證組件，此時(shí)上一級(jí)組件就是一個(gè)簡(jiǎn)單的引出包含多個(gè)子組件的容器。

層次化連接

建立跨層次連接涉及到一些額外的問(wèn)題，考慮下圖所示的分層設(shè)計(jì)。

這個(gè)設(shè)計(jì)的層次包含兩個(gè)組件，producer和consumer。producer包含三個(gè)組件，stim、fifo和conv。consumer包含兩個(gè)組件，fifo和drv。這兩個(gè)fifo都是uvm_tlm_fifo 組件的例化。

從頂層角度看，producer的put_port與consumer的put_export相連。在上圖中，A、B、D和F是標(biāo)準(zhǔn)的 peer-to-peer連接。連接A的代碼為：

stim.put_port.connect(fifo.put_export)；

連接C和E有所不同，C是port-to-port的連接，E是export-to-export的連接。這兩種連接對(duì)于完成層次化連接是必要的。

連接E的代碼為：

連接C代碼為

連接類(lèi)型

port.connect()方法的參數(shù)可以是一個(gè)export和port，這取決于連接的性質(zhì)（即peer-to-peer或者h(yuǎn)ierarchical）。

export.connect()的參數(shù)總是一個(gè)子組件的export。

審核編輯：湯梓紅