搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點(diǎn)理解

      FPGA之家 ? 來(lái)源：FPGA之家 ? 2023-05-25 09:29 ? 次閱讀

      我們知道FPGA由LUT、IO接口、時(shí)鐘管理單元、存儲(chǔ)器、DSP等構(gòu)成，我覺得最能代表FPGA特點(diǎn)的就是LUT了。當(dāng)然不同廠家、同一廠家不同階段FPGA的LUT輸入數(shù)量是不同的，隨著技術(shù)的發(fā)展，LUT的輸入數(shù)量也在增加。

      作為FPGA最基本的電路單元，承擔(dān)著各種電路功能的實(shí)現(xiàn)，如果能夠理解LUT對(duì)電路的實(shí)現(xiàn)及影響，對(duì)我們進(jìn)行FPGA開發(fā)及優(yōu)化有著至關(guān)重要的作用。如果電路的輸入數(shù)量遠(yuǎn)大于LUT的輸入數(shù)量，LUT在實(shí)現(xiàn)電路時(shí)必然采用級(jí)聯(lián)方式，級(jí)聯(lián)數(shù)量必定會(huì)造成電路的延時(shí)，有時(shí)候會(huì)嚴(yán)重制約系統(tǒng)的最高運(yùn)行頻率。

      如果我們能夠理解好這一點(diǎn)，那么我們?cè)谠O(shè)計(jì)電路的時(shí)候就要盡量避免級(jí)聯(lián)級(jí)數(shù)太多，對(duì)電路進(jìn)行優(yōu)化，比如插入寄存器等方式來(lái)減少電路的延時(shí)，保證系統(tǒng)的正常運(yùn)行。

      附XILINX 7Series基本邏輯單元框圖

      0c77079a-fa1e-11ed-90ce-dac502259ad0.png

      0c7c9444-fa1e-11ed-90ce-dac502259ad0.jpg

      審核編輯：湯梓紅

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • FPGA
        +關(guān)注

        關(guān)注

        1629

        文章

        21744

        瀏覽量

        603663
      • 存儲(chǔ)器
        +關(guān)注

        關(guān)注

        38

        文章

        7493

        瀏覽量

        163879
      • Xilinx
        +關(guān)注

        關(guān)注

        71

        文章

        2167

        瀏覽量

        121513
      • 時(shí)鐘
        +關(guān)注

        關(guān)注

        11

        文章

        1734

        瀏覽量

        131518
      • LUT
        LUT
        +關(guān)注

        關(guān)注

        0

        文章

        49

        瀏覽量

        12517

      原文標(biāo)題：關(guān)于FPGA四輸入、六輸入基本邏輯單元LUT的一點(diǎn)理解

      文章出處：【微信號(hào)：zhuyandz，微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        初識(shí)FPGA CLB之LUT實(shí)現(xiàn)邏輯函數(shù)

        LUT中文名字叫查找表。以7系列的FPGA為例，每一個(gè)Slice里面有四個(gè)LUT。FPGA就是通
        的頭像 發(fā)表于 03-13 10:28 ?3150次閱讀

        深入理解 FPGA 的基礎(chǔ)結(jié)構(gòu)

        FPGA 的兩個(gè)最基本的部分是組合邏輯以及時(shí)序邏輯，分別實(shí)現(xiàn)這兩個(gè)基本部分的結(jié)構(gòu)就是 FPGA 的基本單元。組合
        發(fā)表于 04-03 17:39

        請(qǐng)教ALTERA的FPGA什么時(shí)候開始使用6輸入LUT？

        `Xilinx片子一般從65nm工藝以上就使用6輸入LUT，新器件的Slice包含4個(gè)6輸入LUT和8個(gè)寄存器等。Cyclone V的片子是
        發(fā)表于 10-26 10:58

        FPGA基礎(chǔ)知識(shí)0（查找表LUT和編程方式）

        Flash或者熔絲與反熔絲工藝的查找表結(jié) 構(gòu)。通過(guò)燒寫文件改變查找表內(nèi)容的方法來(lái)實(shí)現(xiàn)對(duì)FPGA的重復(fù)配置。 根據(jù)數(shù)字電路的基本知識(shí)可以知道，對(duì)于一個(gè)n輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還
        發(fā)表于 05-09 15:04

        FPGA中LUT設(shè)計(jì)

        `在FPGA中，實(shí)現(xiàn)邏輯的基本單元是查找表（LUT）而非基本門電路。目前的FPGA中，單一LE或
        發(fā)表于 07-30 18:11

        如何在LUT和邏輯元件之間以及邏輯元件和邏輯單元之間進(jìn)行交換

        嗨，我目前正在對(duì)設(shè)計(jì)進(jìn)行初步分析。我正在研究關(guān)于實(shí)現(xiàn)不同功能所需資源的不同FPGA。我找不到一種方法來(lái)將設(shè)計(jì)使用的LUT數(shù)量相關(guān)聯(lián)，并將其轉(zhuǎn)換為virtex和spartan范圍的
        發(fā)表于 01-08 10:18

        Spartan 6 FPGA LUT中是否有pmos和nmos transisors？

        transisors？Spartan 6有6個(gè)輸入LUT，所以如果我想實(shí)現(xiàn)一個(gè)簡(jiǎn)單的兩個(gè)輸入“和”門，那么其他四個(gè)
        發(fā)表于 08-09 09:16

        請(qǐng)問(wèn)一下FPGA的LUT到底是如何實(shí)現(xiàn)邏輯功能的？

        我理解的比較簡(jiǎn)單。將代碼燒寫進(jìn)FPGA，芯片內(nèi)部的各個(gè)邏輯門通過(guò)邏輯連線實(shí)現(xiàn)邏輯功能，這些邏輯門
        發(fā)表于 04-23 14:12

        #共建FPGA開發(fā)者技術(shù)社區(qū)，為FPGA生態(tài)點(diǎn)贊#+2023.11.8+FPGA設(shè)計(jì)的實(shí)踐與經(jīng)驗(yàn)分享

        一：理解FPGA FPGA由邏輯單元，(LUT)和存
        發(fā)表于 11-08 15:25

        LUT如何構(gòu)成邏輯函數(shù)

        LUT如何如何構(gòu)成邏輯函數(shù)；2個(gè)LUT通過(guò)互連可以構(gòu)成7bit輸入，單bit輸出的邏輯。實(shí)現(xiàn)方式為兩個(gè)L
        的頭像 發(fā)表于 10-26 14:31 ?1.1w次閱讀

        vLUT表：寫 讀地址輸入、數(shù)據(jù)輸出 入這里面包括

        最近的項(xiàng)目邏輯資源不夠，因?yàn)閼?yīng)用需求，要一組256個(gè)四輸入的模塊，后來(lái)改吧改吧，改成了一組165個(gè)6輸入
        的頭像 發(fā)表于 07-13 09:24 ?3860次閱讀
        vLUT表：寫 讀地址<b class='flag-5'>輸入</b>、數(shù)據(jù)輸出 入這里面包括

        FPGA中實(shí)現(xiàn)LUT設(shè)計(jì)的簡(jiǎn)介

        在FPGA中，實(shí)現(xiàn)邏輯的基本單元是查找表（LUT）而非基本門電路。目前的FPGA中，單一LE或者
        發(fā)表于 12-29 17:27 ?14次下載

        解析數(shù)字電路的與、或、非等邏輯是通過(guò) 6 輸入的查找表實(shí)現(xiàn)

        在 7 系列中實(shí)現(xiàn)數(shù)字電路的與、或、非等邏輯是通過(guò) 6 輸入的查找表實(shí)現(xiàn)的。LUT 有 6 個(gè)輸入（A1~A6）和 2 個(gè)輸出（O5~O6）。在一
        的頭像 發(fā)表于 06-12 15:52 ?6630次閱讀
        解析數(shù)字電路的與、或、非等<b class='flag-5'>邏輯</b>是通過(guò) 6 <b class='flag-5'>輸入</b>的查找表實(shí)現(xiàn)

        一文詳解xilinx CLB基本邏輯單元

        CLB是xilinx基本邏輯單元，每個(gè)CLB包含兩個(gè)slices，每個(gè)slices由4個(gè)(A,B,C,D)6輸入LUT和8個(gè)寄存器組成。
        的頭像 發(fā)表于 04-24 14:48 ?4406次閱讀

        邏輯器件四路二輸入是什么意思

        邏輯器件四路二輸入，顧名思義，是指一種具有四個(gè)通道、每個(gè)通道接收兩個(gè)輸入信號(hào)的
        的頭像 發(fā)表于 05-30 17:11 ?567次閱讀