0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

優(yōu)化設(shè)計(jì)以實(shí)現(xiàn)高性能,同時(shí)滿足嚴(yán)格的設(shè)計(jì)計(jì)劃

星星科技指導(dǎo)員 ? 來源:synopsys ? 作者:synopsys ? 2023-05-24 16:40 ? 次閱讀

本博客的第 1 部分探討了從事片上系統(tǒng) (SoC) 目標(biāo)高能效設(shè)計(jì)的設(shè)計(jì)人員面臨的問題,以及 Synopsys 的 PrimeShield 設(shè)計(jì)魯棒性解決方案如何幫助優(yōu)化低功耗設(shè)計(jì),同時(shí)實(shí)現(xiàn)積極的上市時(shí)間目標(biāo)。

最后一部分將深入探討PrimeShield設(shè)計(jì)魯棒性解決方案如何幫助SoC設(shè)計(jì)人員優(yōu)化其設(shè)計(jì)以實(shí)現(xiàn)高性能,同時(shí)滿足緊迫的設(shè)計(jì)計(jì)劃,并提供一些實(shí)際示例。

設(shè)計(jì)穩(wěn)健性,實(shí)現(xiàn)高性能設(shè)計(jì)

在時(shí)序的情況下,經(jīng)過驗(yàn)證的方法使用靜態(tài)時(shí)序分析 (STA) 來分析每個(gè)時(shí)序路徑,并根據(jù)頻率指標(biāo)單獨(dú)檢查它們。由于高級節(jié)點(diǎn)的顯著可變性,特別是在低電壓下,非常需要分析由高可變性引起的潛在性能瓶頸。通過對所有關(guān)鍵路徑進(jìn)行統(tǒng)計(jì)關(guān)聯(lián)來識別這些瓶頸的統(tǒng)計(jì)分析可以避免過度補(bǔ)償,同時(shí)提高設(shè)計(jì)性能、功耗和面積 (PPA) 指標(biāo)。在時(shí)序性能方面也出現(xiàn)了新的PPA機(jī)會。

PrimeShield設(shè)計(jì)變異分析(DVA)通過顯式跟蹤通過公共單元的路徑之間的相關(guān)性來計(jì)算準(zhǔn)確的每個(gè)端點(diǎn)西格瑪。它使用 STA 蒙特卡羅分析以及來自現(xiàn)有 LVF 庫的精確時(shí)序數(shù)據(jù)實(shí)現(xiàn)可預(yù)測的時(shí)序,并針對運(yùn)行時(shí)進(jìn)行了高度優(yōu)化。DVA的路徑相關(guān)性感知方法顯著降低了悲觀情緒,而不是假設(shè)路徑是獨(dú)立的傳統(tǒng)方法。變化魯棒性功能還可以識別芯片上的瓶頸單元,通常是變化較大且引腳松弛不足的單元;修復(fù)這些電池可以顯著提高設(shè)計(jì)魯棒性,而功耗可以忽略不計(jì)。

wKgaomRtzXOAWI3pAACvAcJzrvg050.png

在基于時(shí)序裕量的傳統(tǒng)方法中,旨在確保穩(wěn)健性的增加裕量會對性能產(chǎn)生負(fù)面影響。降低時(shí)序裕量的關(guān)鍵是通過控制晶體管之間對時(shí)鐘路徑工藝變化的跟蹤來減少時(shí)鐘和信號偏斜冗余。為了減少時(shí)序悲觀情緒,PrimeShield設(shè)計(jì)魯棒性解決方案執(zhí)行全局偏斜分析。全局偏斜分析計(jì)算與全局和互連 VT 偏斜相關(guān)的路徑魯棒性。

全局 V T 變化在單個(gè) V T 類中具有很強(qiáng)的相關(guān)性,但在不同的 VT 類之間僅部分相關(guān)。與傳統(tǒng)分析一樣,同時(shí)應(yīng)用最小/最大時(shí)序降額過于悲觀;然而,對N VT類的2種N組合的分析是極其成本和資源密集型的。因此,設(shè)計(jì)人員被迫在時(shí)鐘網(wǎng)絡(luò)中僅使用一種VT類型,并背負(fù)著額外的時(shí)序悲觀的懲罰。

PrimeShield全局V T偏斜分析允許用戶在發(fā)射和捕獲路徑中對相同VT類的所有單元應(yīng)用相同的降額。因此,它抵消了同一VT級變化的發(fā)射/捕獲影響,顯著降低了悲觀情緒,同時(shí)仍確保簽核安全。該分析還允許在時(shí)鐘網(wǎng)絡(luò)中使用多個(gè)V T類,同時(shí)提高簽核安全性,即使在時(shí)鐘網(wǎng)絡(luò)中使用一種VT類型也是如此。

wKgZomRtzXWAfpoHAAAtSpK4Pcw881.png

此外,PrimeShield 設(shè)計(jì)魯棒性解決方案通過顯著減少全局 V T 變化所需的 STA 角庫數(shù)量以及 N V T 類確定最差混合 V T 時(shí)序松弛所需的 2N V T 組合運(yùn)行,提高了設(shè)計(jì)人員的工作效率。

同樣,金屬/互連變化在每層內(nèi)也高度相關(guān),但在不同的金屬層之間僅部分相關(guān)。與傳統(tǒng)分析一樣,同時(shí)應(yīng)用最小/最大寄生邊界過于悲觀;然而,對N種金屬層的2種N組合進(jìn)行分析是極其成本和資源密集型的。

PrimeShield 全局互連偏斜分析明確模擬了發(fā)射和捕獲路徑中相同金屬層內(nèi)變化的延遲影響的抵消。它減少了時(shí)序悲觀情緒,同時(shí)仍然提供簽核安全性;可以采用基于蒙特卡羅的快速分析來實(shí)現(xiàn)最高精度。全面的設(shè)計(jì)變化和全局偏斜分析可最大限度地減少時(shí)序悲觀保護(hù)帶和過裕量,從而改善設(shè)計(jì)性能并提升 FMAX。

wKgaomRtzXeAI8QNAAAm1c87goA561.png

證據(jù)就在布丁里

通過早期的合作伙伴關(guān)系和廣泛的合作,燈塔客戶已轉(zhuǎn)向PrimeShield設(shè)計(jì)魯棒性解決方案,以利用相互技術(shù)和專有技術(shù)來提高先進(jìn)節(jié)點(diǎn)設(shè)計(jì)的魯棒性,并實(shí)現(xiàn)新的功耗和性能水平。

PrimeShield設(shè)計(jì)穩(wěn)健性解決方案已經(jīng)在多個(gè)客戶部署中證明了其有效性:

移動(dòng)/5G、HPC 和汽車領(lǐng)域的全球半導(dǎo)體領(lǐng)導(dǎo)者在多個(gè)模塊的總功耗降低 4% 后,在 3/6 納米超低功耗設(shè)計(jì)流片上部署了 PrimeShield。

一家大型北美半導(dǎo)體領(lǐng)導(dǎo)者在 5/4 nm 設(shè)計(jì)上部署了 PrimeShield 設(shè)計(jì)魯棒性解決方案,通過設(shè)計(jì)變化分析、7:13 VT 庫角落和運(yùn)行時(shí)間縮短以及 1× 蒙特卡羅仿真性能改進(jìn),F(xiàn)MAX 提升了 120%。

亞洲一家大型手機(jī)芯片供應(yīng)商能夠在保持相同功率和面積的同時(shí),將下一代 8 納米高性能 CPU 的 FMAX 提高近 5%。

一家供應(yīng)商通過使用PrimeShield電壓松弛分析,同時(shí)保持時(shí)序,在為美國領(lǐng)先的超大規(guī)模企業(yè)設(shè)計(jì)的11 nm SoC上,將動(dòng)態(tài)功耗降低了5%。

總結(jié)

如今,由于統(tǒng)計(jì)魯棒性分析的成本和復(fù)雜性,它通常在設(shè)計(jì)周期的后期進(jìn)行,甚至作為事后分析。但對于領(lǐng)先的客戶來說,魯棒性已成為除功耗、性能和面積之外必不可少的設(shè)計(jì)質(zhì)量指標(biāo)。PrimeShield設(shè)計(jì)魯棒性解決方案的快速、高容量魯棒性分析引擎意味著設(shè)計(jì)人員最終可以在整個(gè)設(shè)計(jì)流程中優(yōu)化最佳設(shè)計(jì)性能、功耗、面積和魯棒性(PPA-R)。

PrimeShield 設(shè)計(jì)魯棒性解決方案在 Synopsys 融合設(shè)計(jì)平臺中提供,可提供具有最小統(tǒng)計(jì)魯棒性損失和最佳設(shè)計(jì) PPA-R 的設(shè)計(jì)。它為客戶設(shè)計(jì)團(tuán)隊(duì)提供全面的全局魯棒性、偏斜和電壓松弛分析和優(yōu)化,以解決由變化引起的設(shè)計(jì)漏洞,同時(shí)最大限度地提高下一代設(shè)計(jì)的能效和性能。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27367

    瀏覽量

    218752
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4165

    瀏覽量

    218269
  • STA
    STA
    +關(guān)注

    關(guān)注

    0

    文章

    51

    瀏覽量

    18965
收藏 人收藏

    評論

    相關(guān)推薦

    NVIDIA火熱招聘GPU高性能計(jì)算架構(gòu)師

    GPU架構(gòu)設(shè)計(jì)者提供反饋,改善和推進(jìn)未來GPU的架構(gòu)設(shè)計(jì)基本要求(其一即可): * 嚴(yán)謹(jǐn)?shù)倪壿嬎季S和分析能力* 有CUDA代碼調(diào)優(yōu)經(jīng)驗(yàn)(或者SIMD等架構(gòu)的調(diào)優(yōu)經(jīng)驗(yàn))* 熟悉矩陣計(jì)算的優(yōu)化和加速* 較強(qiáng)C++編程能力、算法分析和實(shí)現(xiàn)
    發(fā)表于 09-01 17:22

    時(shí)鐘設(shè)備如何滿足復(fù)雜系統(tǒng)的高性能時(shí)序需求?

    時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL),可滿足高性能時(shí)序需求,這樣可以產(chǎn)生零 PPM(百萬分之一)合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出,用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等
    發(fā)表于 08-27 09:46

    高性能DAQ系統(tǒng)的ADC電壓基準(zhǔn)兩級緩沖器優(yōu)化設(shè)計(jì)

    描述適用于高性能 DAQ 系統(tǒng)的 TIDA-01055 參考設(shè)計(jì)優(yōu)化了 ADC 基準(zhǔn)緩沖器,提高 SNR 性能并降低功耗(使用 TI OPA837 高速運(yùn)算放大器)。該器件用于復(fù)合緩
    發(fā)表于 12-07 11:51

    滿足各種不同應(yīng)用需求的RF功率測量優(yōu)化方法討論

    設(shè)計(jì)低功率電路同時(shí)實(shí)現(xiàn)可接受的性能是一個(gè)困難的任務(wù)。在 RF 頻段這么做更是迅猛地提高了挑戰(zhàn)性。今天,幾乎每一樣?xùn)|西都有無線連接能力,因此 RF 功率測量正在迅速變成必要功能。這篇文章著重介紹多種準(zhǔn)確測量 RF 信號電平的有用方
    發(fā)表于 07-22 07:53

    時(shí)鐘IC怎么滿足高性能時(shí)序需求?

    時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL),可滿足高性能時(shí)序需求,這樣可以產(chǎn)生零 PPM(百萬分之一)合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)時(shí)鐘輸出,用于驅(qū)動(dòng)打印機(jī)、掃描儀和路由器等
    發(fā)表于 08-12 06:50

    如何在電源轉(zhuǎn)換應(yīng)用中實(shí)現(xiàn)高性能、成本優(yōu)化型實(shí)時(shí)控制設(shè)計(jì)?

    如何在電源轉(zhuǎn)換應(yīng)用中實(shí)現(xiàn)高性能、成本優(yōu)化型實(shí)時(shí)控制設(shè)計(jì)
    發(fā)表于 03-16 07:56

    如何優(yōu)化封裝滿足SerDes應(yīng)用鍵合線封裝規(guī)范?

    本文將討論通過優(yōu)化封裝內(nèi)的阻抗不連續(xù)性和改善其回波損耗性能,滿足10Gbps SerDes鍵合線封裝規(guī)范。
    發(fā)表于 04-25 07:42

    滿足高性能數(shù)字接收機(jī)動(dòng)態(tài)性能要求的ADC和射頻器件有哪些?

    滿足高性能數(shù)字接收機(jī)動(dòng)態(tài)性能要求的ADC和射頻器件有哪些?
    發(fā)表于 05-28 06:45

    AutoKernel高性能算子自動(dòng)優(yōu)化工具

    主要由資深HPC工程師(高性能計(jì)算優(yōu)化工程師)進(jìn)行開發(fā),為了加快開發(fā)進(jìn)程,縮短深度學(xué)習(xí)應(yīng)用落地周期,自動(dòng)化算子優(yōu)化是一個(gè)趨勢。AutoKernel是由OPEN AI LAB提出的高性能
    發(fā)表于 12-14 06:18

    卓越性能電源計(jì)劃的目的

    。該電源計(jì)劃選項(xiàng)旨在減少細(xì)微的延遲高性能,它是允許操作系統(tǒng)根據(jù)用戶偏好、策略、底層硬件或工作負(fù)載快速調(diào)整行為的一項(xiàng)設(shè)置。雖然默認(rèn)情況下 Windows 10 專業(yè)版 和家庭版中沒有“卓越
    發(fā)表于 12-27 07:06

    怎么把電源計(jì)劃設(shè)置為高性能

    高性能呢?我們一起來看看吧。具體步驟:1、右鍵點(diǎn)擊桌面計(jì)算機(jī),在打開的菜單項(xiàng)中選擇屬性;Win11筆記本電源計(jì)劃怎么設(shè)置?Win11設(shè)置電源計(jì)劃高性能的方法2、控制面板 - 所有控制
    發(fā)表于 12-31 08:17

    高性能、多通道、同時(shí)采樣ADC在數(shù)據(jù)采集系統(tǒng)(DAS)中的設(shè)計(jì)

    本文將幫助設(shè)計(jì)人員實(shí)現(xiàn)高性能、多通道、同時(shí)采樣的數(shù)據(jù)采集系統(tǒng)(DAS)。介紹了元器件的合理選擇及其PCB布線,優(yōu)化系統(tǒng)
    的頭像 發(fā)表于 06-16 14:39 ?1662次閱讀
    <b class='flag-5'>高性能</b>、多通道、<b class='flag-5'>同時(shí)</b>采樣ADC在數(shù)據(jù)采集系統(tǒng)(DAS)中的設(shè)計(jì)

    Hitek Systems開發(fā)基于PCIe的高性能加速器滿足行業(yè)需求

    Hitek Systems 使用開放式 FPGA 堆棧 (OFS) 和 Agilex 7 FPGA,開發(fā)基于最新 PCIe 的高性能加速器 (HiPrAcc),旨在滿足網(wǎng)絡(luò)、計(jì)算和高容量存儲應(yīng)用的需求。
    的頭像 發(fā)表于 03-22 14:02 ?639次閱讀
    Hitek Systems開發(fā)基于PCIe的<b class='flag-5'>高性能</b>加速器<b class='flag-5'>以</b><b class='flag-5'>滿足</b>行業(yè)需求

    優(yōu)化TPS546xx的布局實(shí)現(xiàn)性能

    電子發(fā)燒友網(wǎng)站提供《優(yōu)化TPS546xx的布局實(shí)現(xiàn)性能.pdf》資料免費(fèi)下載
    發(fā)表于 10-12 10:31 ?0次下載
    <b class='flag-5'>優(yōu)化</b>TPS546xx的布局<b class='flag-5'>以</b><b class='flag-5'>實(shí)現(xiàn)</b>熱<b class='flag-5'>性能</b>

    如何優(yōu)化MEMS設(shè)計(jì)高性能

    優(yōu)化MEMS(微機(jī)電系統(tǒng))設(shè)計(jì)高性能是一個(gè)復(fù)雜且多維的任務(wù),涉及多個(gè)學(xué)科和技術(shù)的綜合應(yīng)用。以下是一些關(guān)鍵的優(yōu)化策略和方法: 一、系統(tǒng)級設(shè)計(jì)優(yōu)化
    的頭像 發(fā)表于 11-20 10:21 ?362次閱讀