FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對(duì)協(xié)議框架進(jìn)行了說(shuō)明，本文對(duì)AXI4接口的信號(hào)進(jìn)行說(shuō)明：

1.全局信號(hào)

ACLK，ARESETn，AXI所有信號(hào)都在時(shí)鐘的上升沿采樣.

2.寫地址通道信號(hào)

AWID Master 寫地址ID。該信號(hào)是信號(hào)寫地址組的標(biāo)識(shí)標(biāo)簽。

AWADDR Master 寫地址。寫地址給出寫突發(fā)事務(wù)中第一個(gè)傳輸?shù)牡刂贰?/p>

AWLEN Master爆發(fā)長(zhǎng)度。突發(fā)長(zhǎng)度給出了突發(fā)中傳輸?shù)拇_切數(shù)量。此信息確定與該地址關(guān)聯(lián)的數(shù)據(jù)傳輸數(shù)量。這在AXI3和AXI4之間發(fā)生變化。

AWSIZE Master 突發(fā)大小。這個(gè)信號(hào)表示脈沖中每個(gè)傳輸?shù)拇笮　?/p>

AWBURST Master 爆發(fā)類型。突發(fā)類型和大小信息決定了如何計(jì)算突發(fā)中每個(gè)傳輸?shù)牡刂贰?/p>

AWLOCK Master 鎖類型。提供有關(guān)傳輸?shù)脑犹匦缘母郊有畔?。這在AXI3和AXI4之間發(fā)生變化。

AWCACHE Master內(nèi)存類型。這個(gè)信號(hào)表明事務(wù)如何在系統(tǒng)中進(jìn)行。

AWPROT Master 保護(hù)類型。該信號(hào)指示事務(wù)的權(quán)限和安全級(jí)別，以及該事務(wù)是數(shù)據(jù)訪問(wèn)還是指令訪問(wèn)。

AWQOS Master服務(wù)質(zhì)量，QoS。為每個(gè)寫事務(wù)發(fā)送的QoS標(biāo)識(shí)符。僅在AXI4中實(shí)現(xiàn)

AWREGION Master區(qū)域標(biāo)識(shí)符。允許從服務(wù)器上的一個(gè)物理接口用于多個(gè)邏輯接口。

僅在AXI4中實(shí)現(xiàn)。

AWUSER Master 用戶信號(hào)?？蛇x寫地址通道中用戶自定義的信號(hào)。僅在AXI4中支持。

AWVALID Master寫地址有效。該信號(hào)表明通道正在發(fā)出有效的寫地址和控制信息。

AWREADY Slave 寫地址準(zhǔn)備就緒。這個(gè)信號(hào)表明從機(jī)已經(jīng)準(zhǔn)備好接受一個(gè)地址和相關(guān)的控制信號(hào)。

官網(wǎng)文檔如下：

3.寫數(shù)據(jù)通道信號(hào)

WID Master寫ID標(biāo)簽。這個(gè)信號(hào)是寫入數(shù)據(jù)傳輸?shù)腎D標(biāo)記。僅在AXI3中支持。

WDATA Master寫數(shù)據(jù)。

WSTRB Master寫byte有效標(biāo)注。這個(gè)信號(hào)指示哪些字節(jié)通道保存有效數(shù)據(jù)。寫數(shù)據(jù)總線的每八位有一個(gè)寫標(biāo)志位。

WLAST Master最后寫。這個(gè)信號(hào)表示寫突發(fā)中的最后一次傳輸。

WUSER Master用戶信號(hào)?？蛇x寫入數(shù)據(jù)通道中用戶自定義的信號(hào)。僅在AXI4中支持。

WVALID Master寫有效。此信號(hào)表示有效的寫數(shù)據(jù)和頻閃燈可用。

WREADY Slave 寫準(zhǔn)備就緒。這個(gè)信號(hào)表示從機(jī)可以接受寫數(shù)據(jù)。

4.寫響應(yīng)通道信號(hào)

BID Slave響應(yīng)ID標(biāo)記。這個(gè)信號(hào)是寫響應(yīng)的ID標(biāo)記。

BRESP Slave 寫響應(yīng)信號(hào)。這個(gè)信號(hào)指示寫事務(wù)的狀態(tài)。

BUSER Slave用戶信號(hào)?？蛇x寫響應(yīng)通道中用戶自定義的信號(hào)。僅在AXI4中支持。

BVALID Slave寫響應(yīng)有效。此信號(hào)表示通道正在發(fā)出有效的寫響應(yīng)信號(hào)。

BREADY Master響應(yīng)準(zhǔn)備就緒。這個(gè)信號(hào)表明主機(jī)可以接受寫響應(yīng)。

5.讀地址通道

和寫地址通道完全相同：

6.讀數(shù)據(jù)通道信號(hào)

RID Slave讀ID標(biāo)簽。這個(gè)信號(hào)是從機(jī)產(chǎn)生的信號(hào)的讀數(shù)據(jù)組的標(biāo)識(shí)標(biāo)簽。

RDATA Slave讀數(shù)據(jù)。

RRESP Slave讀響應(yīng)。這個(gè)信號(hào)表示讀傳輸?shù)臓顟B(tài)。

RLAST Slave最后讀取。這個(gè)信號(hào)表示讀突發(fā)中的最后一次傳輸。

RUSER Slave從用戶信號(hào)?？蛇x讀數(shù)據(jù)通道中用戶自定義的信號(hào)。僅在AXI4中支持。

RVALID Slave讀有效。該信號(hào)表示通道正在發(fā)送所需的讀取數(shù)據(jù)的信號(hào)。

RREADY Master讀準(zhǔn)備就緒。該信號(hào)表示主機(jī)可以接受讀取數(shù)據(jù)和響應(yīng)信息。

7.低功耗接口信號(hào)

CSYSREQ Clock controller 系統(tǒng)退出低電狀態(tài)請(qǐng)求。這個(gè)信號(hào)是來(lái)自系統(tǒng)時(shí)鐘控制器的一個(gè)請(qǐng)求，要求外設(shè)退出低功耗狀態(tài)。

CSYSACK Peripheral device 退出低電狀態(tài)確認(rèn)。此信號(hào)是從外設(shè)到系統(tǒng)退出低功耗狀態(tài)請(qǐng)求的確認(rèn)。

CACTIVE Peripheral device 時(shí)鐘有效。這個(gè)信號(hào)表明外圍設(shè)備請(qǐng)求時(shí)鐘信號(hào)。