驗(yàn)證生產(chǎn)力的關(guān)鍵之一是 在一個(gè)合適的抽象級(jí)別上考慮驗(yàn)證問(wèn)題 。也就是說(shuō),在驗(yàn)證DUT時(shí)應(yīng)該創(chuàng)建一個(gè)支持適當(dāng)抽象級(jí)別的驗(yàn)證環(huán)境。雖然DUT實(shí)際接口都是信號(hào)級(jí)的,但有必要在transaction level管理絕大多數(shù)的驗(yàn)證任務(wù),如激勵(lì)生成、功能比對(duì)和覆蓋率收集等。
UVM提供了一組transaction level通信接口,你可以使用它們來(lái)連接transaction level的組件。TLM接口的使用將每個(gè)驗(yàn)證組件與驗(yàn)證環(huán)境中其他組件隔離開(kāi)。 TLM+factory機(jī)制通過(guò)支持組件替換來(lái)促進(jìn)重用 ,因?yàn)樘鎿Q前和替換后的驗(yàn)證組件具有相同的接口。
TLM還允許UVM驗(yàn)證環(huán)境與驗(yàn)證開(kāi)發(fā)的transaction-level model進(jìn)行組合(而不是DUT本身)。
例如可以用驗(yàn)證開(kāi)發(fā)的model1( functional model )去驗(yàn)證model2( cycle-accurate model ),也可以同時(shí)使用model1+model2驗(yàn)證DUT。model1和model2分別是在不同階段以不同精細(xì)度對(duì)RTL的建模。在前期可以通過(guò)驗(yàn)證環(huán)境+model1+model2,保證驗(yàn)證環(huán)境的穩(wěn)定,等到RTL ready后使用model1和model2驗(yàn)證RTL,快速實(shí)現(xiàn)驗(yàn)證收斂。當(dāng)然,這其中同樣存在著 transaction-level和pin-level轉(zhuǎn)換的事情要去做。
組件之間定義清晰的TLM接口語(yǔ)義也為實(shí)現(xiàn)mixed-language驗(yàn)證環(huán)境提供了支持。此外,可以理解任何帶有TLM接口的驗(yàn)證組件( verification components )都可以非常方便地集成到已有的驗(yàn)證環(huán)境。
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
大家好,我是一哥,上章介紹了構(gòu)成uvm測(cè)試平臺(tái)的主要組件?最后,我們將一個(gè)典型的uvm平臺(tái)進(jìn)行最簡(jiǎn)化,從本章我們開(kāi)始搭建一個(gè)可以運(yùn)行的uvm測(cè)試平臺(tái)。 本節(jié)課的重要內(nèi)容是事物級(jí)建
發(fā)表于 01-26 10:05
大家好,我是一哥,上章內(nèi)容我們介紹什么是uvm?uvm的特點(diǎn)以及uvm為用戶提供了哪些資源?本章內(nèi)容我們來(lái)看一看一個(gè)典型的uvm驗(yàn)證平臺(tái)應(yīng)該
發(fā)表于 02-14 06:46
// UVM_NONE - Report is always printed. Verbosity level setting can not disable it. // UVM_LOW - Report
發(fā)表于 03-17 16:41
opened exciting new design flow possibilities. System level support for bittrue modeling enables a designer to use a single envi
發(fā)表于 07-01 18:21
?6次下載
have opened exciting new design flow possibilities. System level support for bittrue modeling enables a designer to use a
發(fā)表于 07-09 13:49
?10次下載
TLM是transaction Level Modeling(事務(wù)級(jí)建模)的縮寫(xiě)。簡(jiǎn)單來(lái)說(shuō),一個(gè)transaction就是把具有某一特定功能
發(fā)表于 09-19 10:24
?4351次閱讀
UVM 中的事務(wù)是一個(gè)具有信號(hào)屬性(例如地址和數(shù)據(jù))以及錯(cuò)誤、延遲等額外信息的類??傊@個(gè)所謂事務(wù)封裝了所有和DUT激勵(lì)項(xiàng)相關(guān)的信息.
發(fā)表于 03-08 13:41
?738次閱讀
驗(yàn)證生產(chǎn)力的關(guān)鍵之一是在一個(gè)合適的抽象級(jí)別上考慮驗(yàn)證問(wèn)題。也就是說(shuō),在驗(yàn)證DUT時(shí)應(yīng)該創(chuàng)建一個(gè)支持適當(dāng)抽象級(jí)別的驗(yàn)證環(huán)境。
發(fā)表于 05-22 09:58
?895次閱讀
UVM類庫(kù)提供了通用的代碼功能,如component hierarchy、transaction level model(TLM),configuration database等等,使
發(fā)表于 05-22 10:14
?2185次閱讀
在UVM中,transaction 是一個(gè)類對(duì)象,它包含了建模兩個(gè)驗(yàn)證組件之間的通信所需的任何信息。
發(fā)表于 05-24 09:17
?1839次閱讀
如下圖所示,UVM中的TLM接口為組件之間Transaction的發(fā)送和接收提供了一套統(tǒng)一的通信方法。
發(fā)表于 05-29 09:31
?675次閱讀
TLM接口的使用將驗(yàn)證環(huán)境中的每個(gè)組件與其他組件隔離。驗(yàn)證環(huán)境實(shí)例化一個(gè)組件,并完成其ports/exports的連接,不需要進(jìn)一步了解驗(yàn)證組件具體的實(shí)現(xiàn)。
發(fā)表于 05-29 14:51
?669次閱讀
uvm_do宏及其變體提供了創(chuàng)建、隨機(jī)化和發(fā)送transaction items或者sequence的方法。
發(fā)表于 06-09 09:36
?5106次閱讀
TLM2.0在2009年成為OSCI標(biāo)準(zhǔn),主要用于構(gòu)造總線系統(tǒng)的SystemC模型。
發(fā)表于 06-25 09:58
?2657次閱讀
提高驗(yàn)證生產(chǎn)力的關(guān)鍵之一就是在合適的**抽象層次**思考問(wèn)題和完成驗(yàn)證工作,為此UVM提供了 **事務(wù)級(jí)別(transaction level)** 的通信接口 **(Transaction-
發(fā)表于 06-25 11:42
?618次閱讀
評(píng)論