0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是阻抗匹配?為什么要做阻抗匹配?

冬至子 ? 來源:EDA設(shè)計(jì)精品智匯館 ? 作者:吉迷哥 ? 2023-05-18 11:15 ? 次閱讀

什么是阻抗?(Impedance )

具有電阻、電感和電容的電路里,對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成,但不是三者簡單相加。 阻抗的單位是歐。

對于一個(gè)具體電路,阻抗不是不變的,而是隨著頻率變化而變化。在電阻、電感和電容串聯(lián)電路中,電路的阻抗一般來說比電阻大。也就是阻抗減小到最小值。在電感和電容并聯(lián)電路中,諧振的時(shí)候阻抗增加到最大值,這和串聯(lián)電路相反。

阻抗匹配在高頻設(shè)計(jì)中是一個(gè)常用的概念,這篇文章對這個(gè)“阻抗匹配”進(jìn)行了比較好的解析?;卮鹆耸裁词亲杩蛊ヅ洹?/p>

****什么是阻抗 匹配 (Impedance matching)?

微波電子學(xué)里的一部分,主要用于傳輸線上,來達(dá)至所有高頻的微波信號皆能傳至負(fù)載點(diǎn)的目的,不會(huì)有信號反射回來源點(diǎn),從而提升能源效益。

大體上,阻抗匹配有兩種,一種是透過改變阻抗力(lumped-circuit matching),另一種則是調(diào)整傳輸線的波長(transmission line matching)。

為什么要做阻抗匹配?

信號或廣泛電能在傳輸過程中,為實(shí)現(xiàn)信號的無反射傳輸或最大功率傳輸,要求電路連接實(shí)現(xiàn)阻抗匹配。阻抗匹配關(guān)系著系統(tǒng)的整體性能,實(shí)現(xiàn)匹配可使系統(tǒng)性能達(dá)到最優(yōu)。阻抗匹配的概念應(yīng)用范圍廣泛,阻抗匹配常見于各級放大電路之間,放大電路與負(fù)載之間,信號與傳輸電路之間,微波電路與系統(tǒng)的設(shè)計(jì)中,無論是有源還是無源,都必須考慮匹配問題,根本原因是在低頻電路中是電壓與電流,而高頻中是導(dǎo)行電磁波不匹配就會(huì)發(fā)生嚴(yán)重的反射,損壞儀器和設(shè)備。

阻抗匹配的基本原理是什么?

阻抗匹配是使微波電路或是系統(tǒng)的反射,載行波盡量接近行波狀態(tài)的技術(shù)措施。阻抗匹配分為兩大類:

(1)負(fù)載與傳輸線之間的阻抗匹配,使負(fù)載無反射。方法是接入匹配裝置使輸入阻抗和特性阻抗相等。

(2)信號源與傳輸線之間匹配,分為兩種情況:1)使信號源無反射,方法是接入信號源與傳輸線之間接入匹配裝置。2)信號源共軛匹配,方法是信號源與被匹配電路之間接入匹配裝置,這種情況下多屬于有源電路設(shè)計(jì)

阻抗計(jì)算方法(以一個(gè)八層板為例)

下面以如圖1所示的八層板為例來介紹下相關(guān)阻抗的計(jì)算方法

圖片

圖1

1 **. **微帶線阻抗計(jì)算

(1)表層(Top/Bot層)參考第二層,單端阻抗選用CoatedMicrostrip 1B模型,單端50歐姆阻抗計(jì)算方法如圖2所示,最后得到表層50歐姆單端線寬為6mil。

圖片

圖2表層(Top/Bot層)單端阻抗計(jì)算

(2)表層差分阻抗選用Edge-CoupledCoated Microstrip 1B模型,差分100歐姆阻抗計(jì)算如圖3所示 ,最后得到的表層100歐姆差分線寬線距為4.7/8mil。

圖片

圖3 表層(Top/Bot層)差分阻抗計(jì)算

(3)表層(Top/Bot層)射頻信號50歐姆阻抗的計(jì)算:

因?yàn)樯漕l信號要有足夠?qū)挼木€寬,在阻抗不變的情況下,加大線寬就必須增加阻抗線到參考層的距離,所以50歐姆射頻信號要做隔層參考也就是參考第三層,阻抗模型選用CoatedMicrostrip 2B阻抗計(jì)算方法如圖4所示,最后得到表層50歐姆射頻信號的線寬為15.7mil。

圖片

圖4 表層50歐姆射頻信號阻抗計(jì)算

(4)微帶線阻抗計(jì)算參數(shù)說明:

1.H1是表層到參考層的介質(zhì)厚度,不包括參考層的銅厚;

2.C1,C2,C3是綠油的厚度,一般綠油厚度在0.5mil~1mil左右,所以保持默認(rèn)就好,其厚度對阻抗的影響不是很大;

3.T1的厚度一般為表層基銅銅厚加電鍍的厚度,1.8mil為0.5OZ(基銅厚度)+Plating的結(jié)果;

4.一般W1是板上走線的寬度,由于加工 后的線為梯形,所以W2

2.帶狀線阻抗計(jì)算

(1)帶狀線(Art03和Art06層)內(nèi)層單端阻抗選用Offeset Stripline 1B1A模型,50歐姆阻抗計(jì)算方法如圖5所示,計(jì)算出來的內(nèi)層50歐姆單端線寬為5mil。

圖片

圖5 內(nèi)層50歐姆單端阻抗計(jì)算

(2)帶狀線(Art03和Art06層)內(nèi)層差分阻抗選用Edge-Coupled Offeset Stripline模型 1B1A,100差分歐姆阻抗計(jì)算方法如圖6所示,計(jì)算出來的內(nèi)層100歐姆差分線寬線距為4.3/9mil。

圖片

圖6 內(nèi)層100歐姆差分阻抗計(jì)算

(3)帶狀線阻抗計(jì)算參數(shù)說明:

1.H1是導(dǎo)線到參考層之間core的厚度,H2是導(dǎo)線到參考層之間pp厚度(考慮pp流膠情況);如圖7-14和7-15阻抗計(jì)算圖所示,以ART03為例,H1就是GND02到ART03之間的介質(zhì)厚度為5.12mil,而H2則是GND04到ART03之間的介質(zhì)厚度再加上銅厚,所以H2的值應(yīng)該為14mil+1.2mil=15.2mil;

2.Er1和Er2之間的介質(zhì)不同時(shí),可以填各自對應(yīng)的介電常數(shù);

3.T1的厚度一般為內(nèi)層銅厚;當(dāng)為HDI板時(shí),需要注意內(nèi)層是否有電鍍,有電鍍的話需要將電鍍的厚度加上去。

3. 共面波導(dǎo)阻抗計(jì)算

上述是常見的阻抗計(jì)算,然而有部分PCB板厚較厚,層數(shù)較少,利用上述方法沒有辦法計(jì)算出阻抗線的具體參數(shù),這個(gè)時(shí)候就要考慮共面波導(dǎo)模型,這種模型是信號線參考其旁邊的地線做阻抗,一般在雙面板的場合用的比較多。

(1)單端50歐姆,選用Coated Coplanar Strips With Ground 1B模型,其阻抗計(jì)算方法如圖7所示,計(jì)算結(jié)構(gòu)為阻抗線寬14mil,阻抗線到地線的距離4mil,地線的寬度為20mil。

圖片

圖7 50歐姆共面波導(dǎo)阻抗模型計(jì)算

(2)差分100歐姆,選用 Diff Coated Coplanar Strips With Ground 1B,其阻抗計(jì)算方法如圖8所示,計(jì)算結(jié)果為100歐姆差分線寬線距為6/5mil,差分線到地線的距離為7mil,地線線寬為20mil。

圖片

圖8 100歐姆差分共面波導(dǎo)阻抗模型計(jì)算

(3)共面波導(dǎo)阻抗計(jì)算參數(shù)說明:

1.H1是阻抗線到最近參考層的介質(zhì)厚度;

2.G1和G2是伴隨地的寬度,一般是越大越好;

3.D1是到伴隨地之間的間距。

4. 阻抗計(jì)算的幾個(gè)注意事項(xiàng)

(1)線寬寧愿寬,不要細(xì)。

因?yàn)槲覀冎乐瞥汤锎嬖诩?xì)的極限,寬是沒有極限的。如果到時(shí)候板廠為了調(diào)阻抗把線寬調(diào)細(xì)而碰到細(xì)的極限時(shí)那就麻煩了,要么增加成本,要么范松阻抗管控,要么修改設(shè)計(jì)...所以在計(jì)算時(shí)相對寬就意味著目標(biāo)阻抗稍微偏低,比如50歐姆,我們算到49歐姆就可以了,盡量不要算到51歐姆。

(2)整體呈現(xiàn)一個(gè)趨勢。

我們的設(shè)計(jì)中可能有多個(gè)阻抗管控目標(biāo),那么就整體偏大或偏小,不要100歐姆的偏大,90歐姆的偏小

(3)考慮殘銅率和流膠量。

當(dāng)半固化片一邊或兩片是蝕刻線路時(shí),壓合過程中膠會(huì)去填補(bǔ)蝕刻的空隙處,這樣兩層間的膠厚度會(huì)減小,殘銅率越小,填的越多,剩下的越少。所以如果你需要的兩層間半固化片厚度是5mil,要根據(jù)殘銅率選擇稍厚的半固化片

(4)指定玻璃布型號和含膠量。

看過板材datasheet都知道不同的玻璃布,不同的含膠量的半固化片或者芯板的節(jié)點(diǎn)系數(shù)是不同的,即使是差不多高度的也可能是3.5和4的差別,這個(gè)差別可以引起單線阻抗3歐姆左右的變化。另外玻纖效應(yīng)和玻璃布開窗大小密切相關(guān),如果你是10Gbps或更高速的設(shè)計(jì),而你的疊層又沒有指定材料,板廠用了單張1080的材料,那就可能出現(xiàn)信號完整性問題。

(5)多和板廠溝通

當(dāng)然殘銅率和流膠量有時(shí)候計(jì)算會(huì)有誤差,新材料的介電系數(shù)有時(shí)和標(biāo)稱不一致,有的玻璃布板廠沒有備料等等都會(huì)造成設(shè)計(jì)的疊層實(shí)現(xiàn)不了或者交期延后。出現(xiàn)這些情況的時(shí)候,最好的辦法就是在設(shè)計(jì)之初讓板廠按設(shè)計(jì)師的要求,根據(jù)他們的經(jīng)驗(yàn)設(shè)計(jì)個(gè)疊層,經(jīng)過多次的溝通和確認(rèn),這樣最多幾個(gè)來回就可以得到理想的疊層,方便后續(xù)的設(shè)計(jì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 放大電路
    +關(guān)注

    關(guān)注

    104

    文章

    1787

    瀏覽量

    106698
  • 阻抗匹配
    +關(guān)注

    關(guān)注

    14

    文章

    353

    瀏覽量

    30810
  • 電磁波
    +關(guān)注

    關(guān)注

    21

    文章

    1454

    瀏覽量

    53845
  • GND
    GND
    +關(guān)注

    關(guān)注

    2

    文章

    539

    瀏覽量

    38722
收藏 人收藏

    評論

    相關(guān)推薦

    淺析阻抗匹配及其應(yīng)用

     阻抗匹配(impedance matching)信號源內(nèi)阻與所接傳輸線的特性阻抗大小相等且相位相同,或傳輸線的特性阻抗與所接負(fù)載阻抗的大小相等且相位相同,分別稱為傳輸線的輸入端或輸出
    發(fā)表于 05-05 10:14 ?2618次閱讀
    淺析<b class='flag-5'>阻抗匹配</b>及其應(yīng)用

    阻抗匹配

    阻抗匹配  阻抗匹配(Impedance matching)是微波電子學(xué)里的一部分,主要用于傳輸線上,來達(dá)至所有高頻的微波信號皆能傳至負(fù)載點(diǎn)的目的,不會(huì)
    發(fā)表于 12-10 16:51 ?0次下載

    電路阻抗匹配設(shè)計(jì)

    電路阻抗匹配設(shè)計(jì)
    發(fā)表于 08-12 18:37 ?0次下載

    什么是阻抗匹配

     什么是阻抗匹配?   阻抗匹配(Imped
    發(fā)表于 09-25 14:21 ?4526次閱讀

    阻抗匹配總結(jié)

    阻抗匹配總結(jié) 阻抗匹配(Impedance matching)是微波電子學(xué)里的一部分,主要用于傳輸線上,來達(dá)至所有高頻的微波信號皆能傳至負(fù)
    發(fā)表于 04-15 00:25 ?1348次閱讀

    怎樣理解阻抗匹配?

    怎樣理解阻抗匹配? 阻抗匹配是指信號源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。
    發(fā)表于 11-30 10:30 ?1479次閱讀

    關(guān)于高速設(shè)計(jì)中的阻抗匹配的問題

    關(guān)于高速設(shè)計(jì)中的阻抗匹配的問題 一.阻抗匹配的研究  在高速的設(shè)計(jì)中,阻抗匹配與否關(guān)系到信號的質(zhì)量優(yōu)劣。阻抗匹配的技術(shù)可以說是豐
    發(fā)表于 03-15 10:35 ?1347次閱讀

    什么是阻抗匹配以及為什么要阻抗匹配

    什么是阻抗匹配以及為什么要阻抗匹配,個(gè)人收集整理了很久的資料,大家根據(jù)自己情況,有選擇性的下載吧~
    發(fā)表于 10-28 10:01 ?64次下載

    高速PCB中的阻抗匹配

    阻抗匹配是指在能量傳輸時(shí),要求負(fù)載阻抗要和傳輸線的特征阻抗相等,此時(shí)的傳輸不會(huì)產(chǎn)生反射,這表明所有能量都被負(fù)載吸收了。反之則在傳輸中有能量損失。在高速 PCB 設(shè)計(jì)中,阻抗
    發(fā)表于 08-28 16:33 ?26次下載
    高速PCB中的<b class='flag-5'>阻抗匹配</b>

    了解什么是阻抗匹配阻抗匹配?

    阻抗匹配是指信號源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。
    發(fā)表于 03-14 09:44 ?1.1w次閱讀

    怎樣理解阻抗匹配_pcb阻抗匹配如何計(jì)算

    本文主要介紹的是阻抗匹配,首先介紹了阻抗匹配條件,其次闡述了如何理解阻抗匹配及常見阻抗匹配的方式,最后介紹了pcb阻抗匹配如何計(jì)算,具體的跟
    發(fā)表于 05-02 17:11 ?4.3w次閱讀
    怎樣理解<b class='flag-5'>阻抗匹配</b>_pcb<b class='flag-5'>阻抗匹配</b>如何計(jì)算

    阻抗匹配是什么意思_阻抗匹配原理詳解

    本文主要詳解什么是阻抗匹配,首先介紹了輸入及輸出阻抗是什么,其次介紹了阻抗匹配的原理,最后闡述了阻抗匹配的應(yīng)用領(lǐng)域,具體的跟隨小編一起來了解一下吧。
    的頭像 發(fā)表于 05-03 11:42 ?5.1w次閱讀
    <b class='flag-5'>阻抗匹配</b>是什么意思_<b class='flag-5'>阻抗匹配</b>原理詳解

    阻抗匹配的原理及應(yīng)用

    本文主要詳解什么是阻抗匹配,首先介紹了輸入及輸出阻抗是什么,其次介紹了阻抗匹配的原理,最后闡述了阻抗匹配的應(yīng)用領(lǐng)域,具體的跟隨小編一起來了解一下吧。
    的頭像 發(fā)表于 08-22 14:10 ?3572次閱讀

    為什么高頻小信號諧振放大器中要考慮阻抗匹配?如何實(shí)現(xiàn)阻抗匹配?

    為什么高頻小信號諧振放大器中要考慮阻抗匹配?如何實(shí)現(xiàn)阻抗匹配?常用有哪些連接方式?? 高頻小信號諧振放大器中要考慮阻抗匹配的主要原因是為了提高其性能和效率。阻抗
    的頭像 發(fā)表于 10-11 17:43 ?2375次閱讀

    什么是阻抗匹配?高速PCB設(shè)計(jì)為什么要控制阻抗匹配?

    什么是阻抗匹配?高速PCB設(shè)計(jì)為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號時(shí),控制電路中信號源、傳輸線和負(fù)載之間的阻抗相等的過程,從而確保信號的完整性和可靠性。在高速PCB設(shè)計(jì)中
    的頭像 發(fā)表于 10-30 10:03 ?2512次閱讀