0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?

jf_78858299 ? 來源:電路之家 ? 作者:電路之家 ? 2023-05-18 11:03 ? 次閱讀

亞穩(wěn)態(tài)在電路設(shè)計中是常見的屬性現(xiàn)象,是指系統(tǒng)處于一種不穩(wěn)定的狀態(tài),雖然不是平衡狀態(tài),但可在短時間內(nèi)保持相對穩(wěn)定的狀態(tài)。對工程師來說,亞穩(wěn)態(tài)的存在可以帶來獨特的性質(zhì)和應(yīng)用,如非晶態(tài)材料、晶體缺陷等。

在材料制備和應(yīng)用方面,亞穩(wěn)態(tài)也常常是一個挑戰(zhàn)。如何克服亞穩(wěn)態(tài),使材料轉(zhuǎn)化為更穩(wěn)定的狀態(tài),是一個重要的問題。以下是一些克服亞穩(wěn)態(tài)的方法:

1、熱處理

熱處理是一種克服亞穩(wěn)態(tài)的有效方法。通過加熱材料至一定溫度,可以使材料的能量增加,從而突破亞穩(wěn)態(tài)的能壘,轉(zhuǎn)變?yōu)榉€(wěn)定態(tài)。熱處理也可以用于改變材料的結(jié)構(gòu)和性質(zhì),例如退火可以使晶體缺陷減少,晶粒長大,提高材料的強(qiáng)度和韌性。

2、添加合金元素

添加合金元素也是一種克服亞穩(wěn)態(tài)的方法。合金元素可以改變材料的晶體結(jié)構(gòu)和化學(xué)成分,從而降低能壘,使亞穩(wěn)態(tài)轉(zhuǎn)變?yōu)榉€(wěn)定態(tài)。例如,將鋰添加到鋼中可以形成亞穩(wěn)態(tài)的奧氏體,從而提高鋼的強(qiáng)度和塑性。

3、熱機(jī)械處理

熱機(jī)械處理是一種將熱處理和機(jī)械加工結(jié)合起來的方法,可以通過熱壓、軋制等方式將材料加工成形,使其突破亞穩(wěn)態(tài)能壘,轉(zhuǎn)變?yōu)榉€(wěn)定態(tài)。例如,通過軋制可以將亞穩(wěn)態(tài)的合金材料轉(zhuǎn)變?yōu)榫鶆虻木Я=Y(jié)構(gòu),提高材料的強(qiáng)度和韌性。

總之,亞穩(wěn)態(tài)是一種普遍存在的現(xiàn)象。在材料制備和應(yīng)用方面,克服亞穩(wěn)態(tài)是一個重要的問題。采用熱處理、添加合金元素和熱機(jī)械處理等方法,可以提高材料的穩(wěn)定性和性能。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電路設(shè)計
    +關(guān)注

    關(guān)注

    6674

    文章

    2453

    瀏覽量

    204361
  • 熱處理
    +關(guān)注

    關(guān)注

    0

    文章

    115

    瀏覽量

    18245
  • 亞穩(wěn)態(tài)
    +關(guān)注

    關(guān)注

    0

    文章

    46

    瀏覽量

    13279
收藏 人收藏

    評論

    相關(guān)推薦

    利用IDDR簡化亞穩(wěn)態(tài)方案

    如果在具有多個時鐘的非同步系統(tǒng)中使用FPGA,或者系統(tǒng)中的時鐘頻率或相位與FPGA所使用時鐘頻率或相位不同,那么設(shè)計就會遇到亞穩(wěn)態(tài)問題。不幸的是,如果設(shè)計遇到上述情況,是沒有辦法完全解決亞穩(wěn)態(tài)
    發(fā)表于 12-29 15:17

    xilinx資料:利用IDDR簡化亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)事件,結(jié)合實例講解,語言通俗易懂,由淺入深,特別舉了多個實例以及解決方案,非常具有針對性,讓人受益匪淺,非常適合對亞穩(wěn)態(tài)方面掌握不好的中國工程師和中國的學(xué)生朋友,是關(guān)于亞穩(wěn)態(tài)方面不可多得的好資料,強(qiáng)烈推薦哦?。?![hid
    發(fā)表于 03-05 14:11

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    本帖最后由 eehome 于 2013-1-5 09:55 編輯 1. 應(yīng)用背景1.1亞穩(wěn)態(tài)發(fā)生原因在FPGA系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的Tsu和Th不滿足,或者復(fù)位過程中復(fù)位信號
    發(fā)表于 04-25 15:29

    FPGA觸發(fā)器的亞穩(wěn)態(tài)認(rèn)識

    可能會出現(xiàn)非法狀態(tài)---亞穩(wěn)態(tài)亞穩(wěn)態(tài)是一種不穩(wěn)定狀態(tài),在一定時間后, 最終返回到兩個穩(wěn)定狀態(tài)之一。亞穩(wěn)態(tài)輸出的信號是什么樣子的? 對于系統(tǒng)有什么危害? 如果降低亞穩(wěn)態(tài)帶來的危害? 這
    發(fā)表于 12-04 13:51

    亞穩(wěn)態(tài)問題解析

    亞穩(wěn)態(tài)是數(shù)字電路設(shè)計中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計中的多項技術(shù),如synthesis,CTS,STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)。異步系統(tǒng)中,更容易產(chǎn)生亞穩(wěn)態(tài),因此需要對異步系統(tǒng)進(jìn)行特殊的設(shè)計處理。學(xué)習(xí)SoC芯片設(shè)計,
    發(fā)表于 11-01 17:45

    簡談FPGA學(xué)習(xí)中亞穩(wěn)態(tài)現(xiàn)象

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。接下來主要討論在異步時鐘域之間數(shù)據(jù)傳輸所產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象,
    發(fā)表于 08-01 09:50

    FPGA的亞穩(wěn)態(tài)現(xiàn)象是什么?

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
    發(fā)表于 09-11 11:52

    在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)的原因

    亞穩(wěn)態(tài)概述01 亞穩(wěn)態(tài)發(fā)生原因在 FPGA 系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的 Tsu 和 Th 不滿足,或者復(fù)位過程中復(fù)位信號的釋放相對于有效時鐘沿的恢復(fù)時間(recovery time)不滿足
    發(fā)表于 10-19 10:03

    FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)的原因

    在 FPGA 系統(tǒng)中,如果數(shù)據(jù)傳輸中不滿足觸發(fā)器的 Tsu 和 Th 不滿足,或者復(fù)位過程中復(fù)位信號的釋放相對于有效時鐘沿的恢復(fù)時間(recovery time)不滿足,就可能產(chǎn)生亞穩(wěn)態(tài),此時觸發(fā)器
    發(fā)表于 10-22 11:42

    如何測量亞穩(wěn)態(tài)

    圖3.27所示的是一個觀察D觸發(fā)器亞穩(wěn)態(tài)的電路圖。使用這個電路至少需要一個雙通道示波器。
    發(fā)表于 06-08 14:31 ?1236次閱讀
    如何測量<b class='flag-5'>亞穩(wěn)態(tài)</b>

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測量方法

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測量方法_田毅
    發(fā)表于 01-07 21:28 ?0次下載

    數(shù)字電路中何時會發(fā)生亞穩(wěn)態(tài)

    亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因為現(xiàn)實世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c。
    發(fā)表于 09-07 14:28 ?528次閱讀

    亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法

    亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因為現(xiàn)實世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c。
    的頭像 發(fā)表于 09-07 14:28 ?9554次閱讀

    亞穩(wěn)態(tài)的分析與處理

    本文主要介紹了亞穩(wěn)態(tài)的分析與處理。
    的頭像 發(fā)表于 06-21 14:38 ?4022次閱讀
    <b class='flag-5'>亞穩(wěn)態(tài)</b>的分析與處理

    FPGA設(shè)計中的亞穩(wěn)態(tài)解析

    說起亞穩(wěn)態(tài),首先我們先來了解一下什么叫做亞穩(wěn)態(tài)。亞穩(wěn)態(tài)現(xiàn)象:信號在無關(guān)信號或者異步時鐘域之間傳輸時導(dǎo)致數(shù)字器件失效的一種現(xiàn)象。
    的頭像 發(fā)表于 09-19 15:18 ?1870次閱讀
    FPGA設(shè)計中的<b class='flag-5'>亞穩(wěn)態(tài)</b>解析