至芯課程-FPGA與通信技術(shù)課程分享

一、通信技術(shù)基礎(chǔ)

現(xiàn)代數(shù)字通信技術(shù)源于1948年貝爾實驗室，香農(nóng)給出的框圖：

在它發(fā)表的論文《通信的數(shù)學(xué)原理》中，給出了著名的香農(nóng)定理：

式中：C =B Log2(1+S/N)

C是信道容量、單位為比特每秒(bps)

B是信道帶寬，單位是Hz

S/N是信噪比（功率比，通常用對數(shù)表示）

二、基帶均衡編碼

2.1非歸零編碼NRZ

2.1.1框圖模型

2.1.2編碼規(guī)則

輸入激勵data_in為1，則輸出響應(yīng)data_out為1

輸入激勵data_in為0，則輸出響應(yīng)data_out為0

2.2非歸零反轉(zhuǎn)編碼NRZI

2.2.1框圖模型

2.2.2編碼規(guī)則

輸入激勵data_in為1，則輸出響應(yīng)data_out發(fā)生翻轉(zhuǎn)

輸入激勵data_in為0，則輸出響應(yīng)data_out保持

2.2.3例子時序

2.3歸零編碼RZ

2.3.1框圖模型

2.3.2編碼規(guī)則

輸入data_in為基地信號（對準(zhǔn)基帶時鐘clk_base）

輸出data_out為頻帶信號（對準(zhǔn)頻帶時鐘clk_base）

基帶時鐘clk_base與頻帶時鐘為clk_freq倍頻關(guān)系：

由于輸出2個頻帶信號與一個基帶信號對齊，其對齊關(guān)系使用基帶時鐘clk_base

若輸入一個基帶data_in為1，則輸出2個頻帶前1后0

若輸入一個基帶data_in為0，則輸出2個頻帶前0后0

2.3.3例子時序

2.4曼徹斯特編碼ManchesterEncoder

2.4.1框圖模型

2.4.2編碼規(guī)則

輸入data_in為基帶信號（對準(zhǔn)基帶時鐘clk_base）

輸出data_out為頻帶信號（對準(zhǔn)頻帶時鐘clk_freq）

基帶時鐘clk_base與頻帶時鐘為clk_freq倍頻關(guān)系：

由于輸出2個頻帶信號與一個基帶信號對齊，其對齊關(guān)系使用基帶時鐘clk_base

若輸入一個基帶data_in為1，則輸出2個頻帶前1后0

若輸入一個基帶data_in為0，則輸出2個頻帶前0后1

2.4.3例子時序

2.4.4曼徹斯特編碼器狀態(tài)轉(zhuǎn)移圖

2.4.5功能仿真截圖

2.5曼徹斯特解碼ManchesterDecoder

2.5.1框圖模型

輸入data_in為頻帶信號（對準(zhǔn)基帶時鐘clk_freq）

輸出data_out為基帶信號（對準(zhǔn)頻帶時鐘clk_base）

基帶時鐘clk_base與頻帶時鐘為clk_freq倍頻關(guān)系：

由于輸出2個頻帶信號與一個基帶信號對齊，其對齊關(guān)系使用基帶時鐘clk_base

若輸入一個頻帶data_in前1后0，則輸出1個基帶1

若輸入一個頻帶data_in前0后1，則輸出1個基帶0

2.5.2曼徹斯特解碼器狀態(tài)轉(zhuǎn)移圖

2.5.3功能仿真截圖

掃碼加微信邀請您加入FPGA學(xué)習(xí)交流群

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群，這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧！

點個在看你最好看