MIPI dsi TX移植注意事項(xiàng)

MIPI Dsi的使用相比于CSI多了一些寄存器控制，生成的example直接仿真是可以的，但是修改了參數(shù)，一些參數(shù)也要做相應(yīng)的調(diào)整。這里我們來做個(gè)簡(jiǎn)單總結(jié) 。

(1)修改配置參數(shù)

視頻格式如下，可能根據(jù)實(shí)際的需要進(jìn)行修改。

parameter MAX_HRES = 16'd1920;
parameter MAX_VRES = 12'd4;
parameter HSP = 10'd2;
parameter HBP = 10'd2;
parameter HFP = 10'd246;
parameter VSP = 6'd5;
parameter VBP = 6'd8;
parameter VFP = 6'd32;

修改了參數(shù)要在Tianium-mipi-utility文件中驗(yàn)證確保文件沒有錯(cuò)誤提示。

另外要把Tianium-mipi-utility文件中input fields中的信息替換dsi_tb.mem中的相應(yīng)信息。這是IP需要的視頻格式信息。

另外還在注意在IP中修改所支持的Maximum HorizontalResolution信息，確認(rèn)我們測(cè)試的行長度小于等于該值。

(2)注意修改相應(yīng)的時(shí)鐘

在下面，i_pclk是單像素的時(shí)鐘。o_pclk對(duì)應(yīng)MIPI接口的像素時(shí)鐘。

i_sys_clk是MIPI AXI接口的配置時(shí)鐘。i_mipi_tx_pclk是MIPI發(fā)送8位HS數(shù)據(jù)的并行時(shí)鐘。

在使用中可能根據(jù)設(shè)置參數(shù)修改i_pclk,o_pclk和i_mipi_tx_pclk;一般不用修改i_sys_clk。

//video生成時(shí)鐘是125M
initial
begin
 i_pclk <= 1'b1;
 forever
 #4.00 i_pclk <= ~i_pclk;
end
//轉(zhuǎn)換成MIPI接口的pixel clock是62.5M
initial begin
 o_pclk <= 1'b1;
 forever #8.00 o_pclk <= ~o_pclk;
end
//MIPI配置接口時(shí)鐘是50M
initial begin
 i_sys_clk <= 1'b1;
 forever #10 i_sys_clk <= ~i_sys_clk;
end
//MIPI時(shí)是100M
initial begin
 mipi_clk <= 1'b1;
 forever #5 mipi_clk <= ~mipi_clk;
end
//數(shù)據(jù)速率是1000M
initial begin
 i_mipi_tx_pclk <= 1'b1;
 forever #4 i_mipi_tx_pclk <= ~i_mipi_tx_pclk;
end

（3）所設(shè)置的參數(shù)即要Tianium-mipi-utility在評(píng)估通過，還要滿足公式

PIX_CLK_MHZ < (DATARATE_MPBS * NUM_DATA_LANE) / PACK_BIT,

這里的PIX_CLK_MHZ就是指Tianium-mipi-utility中的像素時(shí)鐘，也是單像素時(shí)鐘。MIPI IP接口的pixel_clk.[修正]

DATARATE_MPBS是指MIPI的數(shù)據(jù)速率，并非video的帶寬。

NUM_DATA_LANE是指?jìng)鬏斔玫膌ane數(shù)

PACK_BIT如下，詳細(xì)信息請(qǐng)參考MIPI DSI ds。

(4) MIPI IP接口的timing時(shí)序要求如下：

審核編輯：湯梓紅