0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號完整性之串?dāng)_(一)

CHANBAEK ? 來源:從狒狒進(jìn)化到硬件工程師 ? 作者:李曉晶(Sem.li) ? 2023-05-06 11:48 ? 次閱讀

1串?dāng)_的基本信息

串?dāng)_是指有害信號從一個(gè)網(wǎng)絡(luò)轉(zhuǎn)移到相鄰網(wǎng)絡(luò)。任何一對網(wǎng)絡(luò)之間都存在串?dāng)_。通常把噪聲源所在網(wǎng)絡(luò)稱為動態(tài)網(wǎng)絡(luò)或攻擊網(wǎng)絡(luò)。把受影響的網(wǎng)絡(luò)稱為靜態(tài)網(wǎng)絡(luò)或者受害網(wǎng)絡(luò)。

串?dāng)_不僅僅出現(xiàn)在信號路徑,在返回路徑上也可能出現(xiàn)。從動態(tài)網(wǎng)絡(luò)上耦合到靜態(tài)網(wǎng)絡(luò)上的電壓與靜態(tài)網(wǎng)絡(luò)上原有的電壓完全無關(guān)。如果靜態(tài)線上本身的電壓為3.3V,從動態(tài)線耦合過來的噪聲是150mV,那么靜態(tài)線上的電壓總合是3.45V。

如果有兩條動態(tài)線都在干擾同一條靜態(tài)線,那么靜態(tài)線上的噪聲是兩條動態(tài)線噪聲總合。

靜態(tài)線上的噪聲和其他信號一樣,在靜態(tài)線上能感受到特性阻抗的變換。噪聲在靜態(tài)線阻抗變化點(diǎn),也會發(fā)生反射和失真。因此串?dāng)_的影響不僅僅體現(xiàn)在噪聲信號幅度上,也會體現(xiàn)在噪聲信號的失真。

2串?dāng)_的噪聲源

當(dāng)信號沿著傳輸線傳播時(shí),信號路徑和返回路徑之間都會有電場和磁場產(chǎn)生,由此帶來電力線和磁力線。它充斥在信號路徑和返回路徑之間的空間中。把這些延伸出去的場稱為邊緣場。距離信號路徑和返回路徑越遠(yuǎn)的地方,邊緣場越少。

如下圖的圖一,右邊的靜態(tài)線遠(yuǎn)離中間的動態(tài)線,不在動態(tài)線的邊緣場范圍內(nèi),基本不受動態(tài)線干擾。下圖的圖二,右邊的靜態(tài)線靠近動態(tài)線,受到動態(tài)線干擾。

poYBAGRVzReAYYxTAAsl2WyvnvY365.png

當(dāng)動態(tài)線上信號的電壓和電流發(fā)生變化時(shí),變化的電流會造成變化的電場和磁場。由此在靜態(tài)線上產(chǎn)生電流和電壓噪聲。

邊緣場是串?dāng)_的根本原因。減小串?dāng)_的主要辦法就是增加動態(tài)線和靜態(tài)線之間的距離,使它們之間的邊緣場影響最小。一個(gè)PCB上,任何兩個(gè)網(wǎng)絡(luò)之間總會有邊緣場產(chǎn)生的容性耦合和感性耦合,稱為互容和互感。增大網(wǎng)絡(luò)之間的距離,就會減小互容和互感。

3近端串?dāng)_和遠(yuǎn)端串?dāng)_

信號從源端輸出,經(jīng)過動態(tài)傳輸線到達(dá)負(fù)載端。在靜態(tài)傳輸線上可以看到串?dāng)_過來的噪聲。而且在靜態(tài)傳輸線的兩端看到的噪聲不同。把靠近源端的靜態(tài)線端稱為“近端”,把遠(yuǎn)離源端的靜態(tài)線稱為“遠(yuǎn)端”。近端是信號傳輸方向的相反方向,遠(yuǎn)端是信號傳輸前進(jìn)的方向。

pYYBAGRVzSuAKcokAARcH4Uz290556.png

不考慮反射等影響,僅僅只是看串?dāng)_的波形。

poYBAGRVzT-AHn3-AASCmVohsPI180.png

近端噪聲波形:快速上升到固定值,并且保持一定時(shí)間,然后再下降。保持時(shí)間等于動態(tài)線和靜態(tài)線耦合長度帶來的時(shí)延的兩倍。如果傳輸線的端接發(fā)生變化,近端噪聲值也會發(fā)生變化。

遠(yuǎn)端噪聲波形:它在信號傳輸一段時(shí)間之后才會觀察到。它持續(xù)的時(shí)間很短,看起來是一個(gè)脈沖。脈沖寬度大約等于信號上升時(shí)間。

通過增大動態(tài)線和靜態(tài)線之間的距離,可以減小近端噪聲和遠(yuǎn)端噪聲。另外減小耦合長度、使信號上升時(shí)間變緩慢,也可以降低遠(yuǎn)端噪聲。

4描述串?dāng)_的兩種方法

方法一:將動態(tài)線和靜態(tài)線看做一對差分線。用奇模阻抗、偶模阻抗、奇模時(shí)延、偶模時(shí)延,這四組參數(shù)來描述傳輸線的耦合和串?dāng)_。

方法二:用n節(jié)LC模型來描述傳輸線的耦合和串?dāng)_。下圖是其中一節(jié)的LC模型。用n節(jié)組合起來得到整個(gè)動態(tài)線和靜態(tài)線的模型。LC模型的節(jié)數(shù)越多,近似程度越高。

針對每一節(jié)LC模型,單條傳輸線用單位長度電容CL(C1、C2)和單位長度回路電感Li(L1、L2)描述。兩條線之間的耦合用單位長度互容Cm(C3)和單位長度互感Lm(L3)描述。

pYYBAGRVzaWAebfHAACRf-e6sis869.png

當(dāng)有兩條以上的傳輸線時(shí),每條傳輸線之間都有寄生參數(shù)存在,此模型需要擴(kuò)展,會變得更復(fù)雜。

5傳輸線之間寄生電容

5.1

下圖是以多條傳輸線為例,分析5條傳輸線(S1~S5)之間的寄生電容值。因?yàn)閷τ诟咚傩盘柕膁V/dt,寄生電容大小決定了導(dǎo)線之間的容性耦合電流大?。ㄔ肼曤娏鳎?。

在本例中,5條線都是50Ω微帶線,每條傳輸線寬度W是5mil,傳輸線和傳輸線之間的距離也是5mil,即兩傳輸線中心之間的距離是2W。這些信號的返回路徑都是GND。

當(dāng)出現(xiàn)多于兩條傳輸線的情況時(shí),每條傳輸線之間都有寄生電容存在,只不過大小不同。紅色方框中的電容表示每條傳輸線和參考平面之間的寄生電容。其他電容是各個(gè)傳輸線之間的寄生電容。例如C1是S1和S2之間的寄生電容,C4是S2和S5之間的寄生電容。

poYBAGRVzbKAFJoxAABADVNdvAU813.png

下圖信號線下方的數(shù)字表示每條傳輸線和參考平面之間的單位長度寄生電容、以及傳輸線和傳輸線之間的單位長度寄生電容,單位是pF/in。例如A1=2.81pF/in,是S1和參考平面之間的單位長度寄生電容。B1=0.151pF/in,是S1和S2之間的單位長度寄生電容。C1=0.016pF/in,是S1和S3之間的單位長度寄生電容,依次類推。

pYYBAGRVzbyAQT1VAABB93LMHm8320.png

通過以上的數(shù)據(jù)可以看到,①傳輸線和參考平面之間的耦合度要比傳輸線和傳輸線之間的耦合度更緊密。②相鄰傳輸線之間的耦合度比相隔傳輸線之間的耦合度要緊密。例如S1和S2之間耦合電容接近是S1和S3之間耦合電容的10倍。這也是為什么高速信號PCB設(shè)計(jì)時(shí),要求傳輸線和傳輸線之間至少保持3W間距的原因。

5.2

需要注意的是,對一條傳輸線而言,它和參考平面之間的寄生電容會受到它和相鄰傳輸線距離的影響。例如當(dāng)拉進(jìn)S1和S2的距離時(shí),S1對參考平面的寄生電容會減小一些,因?yàn)橛幸徊糠直緛磉M(jìn)入?yún)⒖计矫娴碾娏€將分流到S2上去。

另一方面在兩條傳輸線之間插入第三條傳輸線,第三條傳輸線將分擔(dān)一些電力線,降低之前兩條傳輸線之間的耦合度。這也是我們在做PCB設(shè)計(jì)時(shí),用GND線隔離敏感信號的原因。如下圖是2條傳輸線S1和S2,它們線寬是5mil。圖1線間距是5mil(邊到邊)。圖2線間距是15mil(邊到邊)。圖3是增加一條傳輸線S3,各線之間間距是5mil(邊到邊)。C12是S1和S2之間的單位長度寄生電容值。可以看到拉大S1和S1的距離會明顯降低寄生電容,插入一條新的傳輸線(通常是GND),寄生電容會進(jìn)一步降低。

poYBAGRVzdGAaVHHAABLGsEGgEM543.png


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 耦合
    +關(guān)注

    關(guān)注

    13

    文章

    593

    瀏覽量

    101339
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1425

    瀏覽量

    96134
  • 寄生電容
    +關(guān)注

    關(guān)注

    1

    文章

    297

    瀏覽量

    19584
  • 傳輸線
    +關(guān)注

    關(guān)注

    0

    文章

    378

    瀏覽量

    24364
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    27211
收藏 1人收藏
  • Kisro1

評論

相關(guān)推薦

常見信號完整性的問題PCB設(shè)計(jì)的原因與Altium Designer中的消除技術(shù)

Altium中的信號完整性分析包括檢查信號上升時(shí)間,下降時(shí)間,提供終端方案和進(jìn)行分析的能力。您還可以定義模型并設(shè)置規(guī)則和約束以及
的頭像 發(fā)表于 08-25 15:50 ?9773次閱讀
常見<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的問題<b class='flag-5'>之</b>PCB設(shè)計(jì)<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因與Altium Designer中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>消除技術(shù)

信號完整性中最基本的現(xiàn)象

靜態(tài)網(wǎng)絡(luò)靠近干擾源端的稱為近端(也稱后向
的頭像 發(fā)表于 01-24 16:13 ?7937次閱讀
<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>中最基本的現(xiàn)象<b class='flag-5'>之</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>

和反射影響信號完整性

定義:信號完整性(Signal Integrity,簡稱SI)是指在信號線上的信號質(zhì)量。差的信號完整性
的頭像 發(fā)表于 03-02 09:41 ?1760次閱讀
<b class='flag-5'>串</b><b class='flag-5'>擾</b>和反射影響<b class='flag-5'>信號</b>的<b class='flag-5'>完整性</b>

信號完整性仿真三個(gè)重點(diǎn):信號質(zhì)量、和時(shí)序

信號完整性仿真重點(diǎn)分析有關(guān)高速信號的3個(gè)主要問題:信號質(zhì)量、和時(shí)序。對于
發(fā)表于 04-03 10:40 ?1770次閱讀

信號完整性哪來的?

我們經(jīng)常聽說PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號間干擾,這就是3W原則,信號線之間的干擾被稱為,
的頭像 發(fā)表于 04-18 11:06 ?1528次閱讀
<b class='flag-5'>信號</b><b class='flag-5'>完整性</b><b class='flag-5'>之</b>哪來的<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

信號完整性-的模型

是四類信號完整性問題之,指的是有害信號個(gè)線
的頭像 發(fā)表于 09-25 11:29 ?1502次閱讀
<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型

高速電路信號完整性分析與設(shè)計(jì)—

高速電路信號完整性分析與設(shè)計(jì)—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
發(fā)表于 09-12 10:31

高速電路信號完整性分析與設(shè)計(jì)—

高速電路信號完整性分析與設(shè)計(jì)—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
發(fā)表于 10-06 11:10 ?0次下載

信號完整性原理

介紹信號完整性的四個(gè)方面,EMI,,反射,電源等。
發(fā)表于 08-29 15:02 ?0次下載

信號完整性系列

本文主要介紹的概念,及其FEXT、NEXT等,以及的消除措施。
的頭像 發(fā)表于 10-19 17:54 ?7473次閱讀
<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>串</b><b class='flag-5'>擾</b>”

高速電路信號完整性分析與設(shè)計(jì)—

高速電路信號完整性分析與設(shè)計(jì)—
發(fā)表于 02-10 17:23 ?0次下載

信號完整性基礎(chǔ)--(二)

本章我們接著介紹信號完整性基礎(chǔ)第三章節(jié)剩余知識。
的頭像 發(fā)表于 01-16 09:58 ?2521次閱讀

信號完整性分析科普

小的成本,快的時(shí)間使產(chǎn)品達(dá)到波形完整性、時(shí)序完整性、電源完整性的要求;我們知道:電源不穩(wěn)定、電源的干擾、信號間的
的頭像 發(fā)表于 08-17 09:29 ?6895次閱讀
<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析科普

和反射影響信號完整性

無線電波。無論是哪種傳輸媒介,信號傳輸?shù)哪繕?biāo)都是確保信息能夠準(zhǔn)確地從發(fā)送端傳輸?shù)浇邮斩?,而不會損失或失真。 然而,在實(shí)際的傳輸過程中,會發(fā)生些不可避免的干擾,其中包括和反射,這些
的頭像 發(fā)表于 11-30 15:21 ?706次閱讀

信號完整性與電源完整性-信號

電子發(fā)燒友網(wǎng)站提供《信號完整性與電源完整性-信號.pdf》資料免費(fèi)下載
發(fā)表于 08-12 14:27 ?1次下載

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學(xué)習(xí)
  • 獲取您個(gè)性化的科技前沿技術(shù)信息
  • 參加活動獲取豐厚的禮品