0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI channels介紹

快樂(lè)的芯片工程師 ? 來(lái)源:快樂(lè)的芯片工程師 ? 2023-05-05 11:42 ? 次閱讀

AXI 規(guī)范描述了兩個(gè)接口之間的點(diǎn)對(duì)點(diǎn)協(xié)議:manager andsubordinate接口。

下圖顯示了每個(gè) AXI 接口用于通信的五個(gè)主要通道:

f53cfcee-eaf3-11ed-90ce-dac502259ad0.png

寫(xiě)操作使用以下通道:

manager在寫(xiě)地址 (AW) 通道上發(fā)送地址,并在寫(xiě)數(shù)據(jù) (W) 通道上將數(shù)據(jù)傳輸給subordinate。

subordinate將接收到的數(shù)據(jù)寫(xiě)入指定地址。一旦subordinate完成寫(xiě)操作,它就會(huì)在寫(xiě)響應(yīng) (B) 通道上向manager響應(yīng)一條消息。

讀取操作使用以下通道:

manager在讀取地址 (AR) 通道上發(fā)送它想要讀取的地址。

subordinate在讀取數(shù)據(jù) (R) 通道上將數(shù)據(jù)從請(qǐng)求的地址發(fā)送到manager。

subordinate還可以在讀取數(shù)據(jù) (R) 通道上返回錯(cuò)誤消息。例如,如果地址無(wú)效、數(shù)據(jù)損壞或訪問(wèn)沒(méi)有正確的安全許可,則會(huì)發(fā)生錯(cuò)誤。

每個(gè)通道都是單向的,因此需要一個(gè)單獨(dú)的 Write Response 通道來(lái)將響應(yīng)傳回manager。但是,不需要讀取響應(yīng)通道,因?yàn)樽x取響應(yīng)作為讀取數(shù)據(jù)通道的一部分傳遞。

使用單獨(dú)的地址和數(shù)據(jù)通道進(jìn)行讀取和寫(xiě)入傳輸有助于最大化接口的帶寬。讀寫(xiě)通道組之間沒(méi)有時(shí)序關(guān)系。這意味著讀取序列可以與寫(xiě)入序列同時(shí)發(fā)生。

這五個(gè)通道中的每一個(gè)都包含幾個(gè)信號(hào),每個(gè)通道中的所有這些信號(hào)都有如下前綴:

AW 用于寫(xiě)地址通道上的信號(hào)

AR 用于讀取地址通道上的信號(hào)

W 用于寫(xiě)入數(shù)據(jù)通道上的信號(hào)

R 表示讀取數(shù)據(jù)通道上的信號(hào)

B 用于寫(xiě)響應(yīng)通道上的信號(hào)

B代表緩沖,因?yàn)閟ubordinate的響應(yīng)發(fā)生在所有寫(xiě)入完成之后。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • AXI總線
    +關(guān)注

    關(guān)注

    0

    文章

    66

    瀏覽量

    14293

原文標(biāo)題:【AXI--04】AXI channels

文章出處:【微信號(hào):快樂(lè)的芯片工程師,微信公眾號(hào):快樂(lè)的芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AXI VIP設(shè)計(jì)示例 AXI接口傳輸分析

    賽靈思 AXI Verification IP (AXI VIP) 是支持用戶(hù)對(duì) AXI4 和 AXI4-Lite 進(jìn)行仿真的 IP。它還可作為 A
    發(fā)表于 07-08 09:24 ?1838次閱讀

    Zynq MPSoC系列器件的AXI總線介紹

    MPSoC有六個(gè)PL側(cè)高性能(HP)AXI主接口連接到PS側(cè)的FPD(PL-FPD AXI Masters),可以訪問(wèn)PS側(cè)的所有從設(shè)備。這些高帶寬的接口主要用于訪問(wèn)DDR內(nèi)存。有四個(gè)HP AXI
    發(fā)表于 07-22 09:25 ?3317次閱讀

    AMBA總線之AXI設(shè)計(jì)的關(guān)鍵問(wèn)題講解

    首先我們看一下針對(duì)AXI接口的IP設(shè)計(jì),在介紹之前我們先回顧一下AXI所具有的一些feature。
    的頭像 發(fā)表于 02-20 17:12 ?1919次閱讀
    AMBA總線之<b class='flag-5'>AXI</b>設(shè)計(jì)的關(guān)鍵問(wèn)題講解

    從應(yīng)用角度詳解什么是AXI

    本節(jié)介紹AXI是個(gè)什么東西呢,它其實(shí)不屬于Zynq,不屬于Xilinx,而是屬于ARM。它是ARM最新的總線接口,以前叫做AMBA,從3.0以后就稱(chēng)為AXI了。 書(shū)上講的AXI比較具
    的頭像 發(fā)表于 07-13 07:08 ?1.1w次閱讀
    從應(yīng)用角度詳解什么是<b class='flag-5'>AXI</b>

    AXI 總線和引腳的介紹

    1、AXI 總線通道,總線和引腳的介紹 AXI接口具有五個(gè)獨(dú)立的通道: (1)寫(xiě)地址通道(AW):write address channel (2)寫(xiě)數(shù)據(jù)通道( W): write data
    發(fā)表于 01-05 08:13 ?1w次閱讀
    <b class='flag-5'>AXI</b> 總線和引腳的<b class='flag-5'>介紹</b>

    AXI總線協(xié)議的幾種時(shí)序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊(cè)講解時(shí)序比較分散。所以筆者收藏AXI協(xié)議的幾種時(shí)序,方便編程。
    發(fā)表于 05-12 09:10 ?1.1w次閱讀
    <b class='flag-5'>AXI</b>總線協(xié)議的幾種時(shí)序<b class='flag-5'>介紹</b>

    何謂 AXI?關(guān)于AXI3/AXI4的相關(guān)基礎(chǔ)知識(shí)

    新的賽靈思器件設(shè)計(jì)中不可或缺的一部分。充分了解其基礎(chǔ)知識(shí)對(duì)于賽靈思器件的設(shè)計(jì)和調(diào)試都很有幫助。 本篇博文將介紹賽靈思器件上的 AXI3/AXI4 的相關(guān)基礎(chǔ)知識(shí)。首先,我們將從一些通俗易懂的知識(shí)、理論
    的頭像 發(fā)表于 09-27 11:06 ?6679次閱讀
    何謂 <b class='flag-5'>AXI</b>?關(guān)于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相關(guān)基礎(chǔ)知識(shí)

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切?通過(guò)上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關(guān)功能的: 圖4?34連接 PS 和 PL 的
    的頭像 發(fā)表于 11-02 11:27 ?4364次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI</b>4總線

    AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用

    本文介紹了AMBA 3.0 AXI的結(jié)構(gòu)和特點(diǎn),分析了新的AMBA 3.0 AXI協(xié)議相對(duì)于AMBA 2. 0的優(yōu)點(diǎn)。它將革新未來(lái)高性能SOC總線互連技術(shù),其特點(diǎn)使它更加適合未來(lái)的高性能、低延遲
    發(fā)表于 04-12 15:47 ?28次下載

    全面介紹ZYNQ-AXI互聯(lián)IP

    學(xué)習(xí)內(nèi)容 近期設(shè)計(jì)需要用到AXI總線的IP,所以就對(duì)應(yīng)常用的IP進(jìn)行簡(jiǎn)要的說(shuō)明,本文主要對(duì)AXI互聯(lián)IP進(jìn)行介紹。 基礎(chǔ)架構(gòu)IP 基礎(chǔ)的IP是用于幫助組裝系統(tǒng)的構(gòu)建塊?;A(chǔ)架構(gòu)IP往往是一個(gè)通用IP
    的頭像 發(fā)表于 05-11 14:52 ?6547次閱讀
    全面<b class='flag-5'>介紹</b>ZYNQ-<b class='flag-5'>AXI</b>互聯(lián)IP

    AXI_GP接口和AXI_HP接口的相關(guān)內(nèi)容

    學(xué)習(xí)關(guān)于ZYNQ IP核中的GP接口和HP接口的異同,介紹關(guān)于AXI_GP接口和AXI_HP接口的相關(guān)內(nèi)容。
    的頭像 發(fā)表于 07-03 14:17 ?3149次閱讀

    AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核介紹

    本文主要介紹關(guān)于AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核相關(guān)內(nèi)容。為后文完成使用帶有HDMI接口的顯示器構(gòu)建圖像視頻顯示的測(cè)試工程做準(zhǔn)備。
    的頭像 發(fā)表于 07-03 16:11 ?8487次閱讀

    AXI通道定義及AXI總線信號(hào)描述

    本文主要介紹AXI通道以及在每個(gè)通道下信號(hào)的概述。
    的頭像 發(fā)表于 08-04 10:49 ?1.1w次閱讀

    深入剖析AXI的協(xié)議與架構(gòu)(下)

    之前文章為大家介紹AXI的協(xié)議與架構(gòu),本篇我們接著往下講AXI的讀寫(xiě)傳輸 內(nèi)容概括
    的頭像 發(fā)表于 05-04 14:41 ?1953次閱讀
    深入剖析<b class='flag-5'>AXI</b>的協(xié)議與架構(gòu)(下)

    AXI實(shí)戰(zhàn)(二)-AXI-Lite的Slave實(shí)現(xiàn)介紹

    可以看到,在AXI到UART中,是通過(guò)寄存器和FIFO進(jìn)行中介的。因?yàn)閺?b class='flag-5'>AXI總線往里看,其控制的是就是地址上所映射的寄存器。
    的頭像 發(fā)表于 06-27 10:12 ?5148次閱讀
    <b class='flag-5'>AXI</b>實(shí)戰(zhàn)(二)-<b class='flag-5'>AXI</b>-Lite的Slave實(shí)現(xiàn)<b class='flag-5'>介紹</b>