0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

參數(shù)化RTL的驗(yàn)證思路

sanyue7758 ? 來(lái)源:驗(yàn)證芯發(fā)現(xiàn) ? 2023-05-05 09:16 ? 次閱讀

參數(shù)化設(shè)計(jì)

參數(shù)化的設(shè)計(jì)代碼和驗(yàn)證組件具有一定的靈活性:

設(shè)計(jì)模塊常使用參數(shù)化,比如FIFO深度,總線寬度等

驗(yàn)證組件支持不同的通道數(shù)等

參數(shù)化的"水平"復(fù)用:

同一個(gè)RTL代碼可以在不同的項(xiàng)目中交付使用

相同的驗(yàn)證代碼適配不同的項(xiàng)目

參數(shù)化的代碼需要在靈活性和復(fù)雜性之間做出平衡,而且高度參數(shù)化代碼的驗(yàn)證是一個(gè)非常具有挑戰(zhàn)性的工作。

參數(shù)化的"ripple effect"

在驗(yàn)證平臺(tái)的設(shè)計(jì)中,參數(shù)化class常用來(lái)提升驗(yàn)證組件的復(fù)用性,如果使用不當(dāng),會(huì)存在 "ripple effect":使用參數(shù)化設(shè)計(jì)class時(shí),在class的定義和例化時(shí),均需要進(jìn)行參數(shù)傳遞。當(dāng)參數(shù)個(gè)數(shù)增多時(shí),會(huì)使得代碼變得臃腫,代碼的簡(jiǎn)潔性和可讀性變差。

4bb20cde-ead3-11ed-90ce-dac502259ad0.png

因此原文中,作者不推薦在驗(yàn)證環(huán)境中使用參數(shù)化class的設(shè)計(jì)。而是采取uvm harness,參數(shù)信息提取和pairwise測(cè)試等手段,提升參數(shù)化RTL驗(yàn)證的效率:

避免參數(shù)的ripple efect問(wèn)題

保持tb和rtl參數(shù)同步

不同的RTL參數(shù),tb自動(dòng)化適配

更有效利用驗(yàn)證時(shí)間

TB和ENV連接:UVM harness

UVM harness的介紹,可參見(jiàn):UVM harness:可復(fù)用的interface連接方法

這里給出使用UVM harness后的示意圖:

4bceab96-ead3-11ed-90ce-dac502259ad0.png

此處的方法和UVM harness的思路相同,實(shí)現(xiàn)上略微有些差異,UVM harness中使用的是bind interface to modules,此處使用的是bind module to modules。

RTL參數(shù)信息提取和傳遞

文中也提到自動(dòng)化提取參數(shù)信息的幾個(gè)出發(fā)點(diǎn):

避免驗(yàn)證平臺(tái)中大量使用ifdef的宏定義

簡(jiǎn)化不同參數(shù)驗(yàn)證下的功能覆蓋率合并

減少DV工程師的工作量,TB的可讀性

主要使用兩個(gè)手段:

在UVM harness中收集RTL參數(shù)信息

使用UVM config db向驗(yàn)證環(huán)境中傳遞參數(shù)信息

4bf2281e-ead3-11ed-90ce-dac502259ad0.png

核心思路是在UVM harness中使用rtl_info_struct結(jié)構(gòu)體,存儲(chǔ)RTL的參數(shù)取值,并使用uvm_config_db set方法,將rtl_info_struct傳遞至驗(yàn)證環(huán)境中。

驗(yàn)證環(huán)境使用uvm config db get到參數(shù)信息后,可以在SVA、RAL以及功能覆蓋率的收集中使用。細(xì)節(jié)編碼不在此贅述,可以參見(jiàn)文末的原文鏈接。

在此給出主要的編碼截圖:

4c25e82a-ead3-11ed-90ce-dac502259ad0.png

4c4268d8-ead3-11ed-90ce-dac502259ad0.png

4c6ceda6-ead3-11ed-90ce-dac502259ad0.png

參數(shù)隨機(jī)優(yōu)化

對(duì)于參數(shù)化的RTL, 當(dāng)參數(shù)個(gè)數(shù)增多時(shí),很難在有限時(shí)間內(nèi)完全遍歷參數(shù)的組合場(chǎng)景。此處涉及兩個(gè)問(wèn)題:

需要隨機(jī)出所有參數(shù)組合的RTL規(guī)格

針對(duì)某一個(gè)具體的隨機(jī)規(guī)格,需要完成驗(yàn)證完備性的確認(rèn)

因此文中使用pairwise的方法來(lái)代替全組合場(chǎng)景的測(cè)試。pairwise保證覆蓋任一對(duì)參數(shù)之間的組合,而不是參數(shù)間的全組合。即:for every pair of variables, test every combination of that pair。

pairwise的思路在軟件測(cè)試中經(jīng)常被使用,它基于兩個(gè)假設(shè):

眾多參數(shù)中的每個(gè)參數(shù)維度都是正交的

73%的缺陷是由單因子或2因子相互作用產(chǎn)生的

4c92f5d2-ead3-11ed-90ce-dac502259ad0.png





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    385

    瀏覽量

    59820
  • UVM
    UVM
    +關(guān)注

    關(guān)注

    0

    文章

    182

    瀏覽量

    19181
  • SVA
    SVA
    +關(guān)注

    關(guān)注

    1

    文章

    19

    瀏覽量

    10143
  • FIFO存儲(chǔ)
    +關(guān)注

    關(guān)注

    0

    文章

    103

    瀏覽量

    5991

原文標(biāo)題:參數(shù)化RTL的驗(yàn)證思路:Parameterize Like a Pro

文章出處:【微信號(hào):處芯積律,微信公眾號(hào):處芯積律】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    瞬曜EDA發(fā)布RTL高速仿真器ShunSim,大幅提升超大規(guī)模集成電路驗(yàn)證效率

    (上海)有限公司(簡(jiǎn)稱(chēng)“瞬曜EDA”)發(fā)布RTL高速仿真器——ShunSim。 RTL驗(yàn)證是整個(gè)驗(yàn)證流程中耗時(shí)最多,人力成本投入最大的環(huán)節(jié)。 ShunSim聚焦
    發(fā)表于 06-24 09:37 ?1958次閱讀
    瞬曜EDA發(fā)布<b class='flag-5'>RTL</b>高速仿真器ShunSim,大幅提升超大規(guī)模集成電路<b class='flag-5'>驗(yàn)證</b>效率

    關(guān)于功能驗(yàn)證、時(shí)序驗(yàn)證、形式驗(yàn)證、時(shí)序建模的論文

    性能的同時(shí),縮短設(shè)計(jì)周期,降低開(kāi)發(fā)成本,采用了半定制/全定制混合設(shè)計(jì)的方法,對(duì)RTL級(jí)代碼進(jìn)行優(yōu)化改進(jìn),對(duì)處理器內(nèi)核的執(zhí)行單元采用全定制設(shè)計(jì)實(shí)現(xiàn)。混合設(shè)計(jì)的復(fù)雜性,給驗(yàn)證工作帶來(lái)了巨大的挑戰(zhàn)。本文針對(duì)
    發(fā)表于 12-07 17:40

    【連載視頻教程(十七)】小梅哥FPGA設(shè)計(jì)思想與驗(yàn)證方法視頻教程之使用PLL進(jìn)行設(shè)計(jì)+Verilog參數(shù)設(shè)計(jì)介紹

    的多路頻率不同的時(shí)鐘驅(qū)動(dòng)同一個(gè)LED閃爍模塊,通過(guò)比較LED閃爍的頻率來(lái)驗(yàn)證PLL對(duì)時(shí)鐘信號(hào)的正確管理。另外,視頻還介紹了Verilog語(yǔ)法中非常有用的一種技巧——參數(shù)設(shè)計(jì)。參數(shù)
    發(fā)表于 11-11 09:15

    Realtek RTL8723BU和RTL8723DU方案參數(shù)對(duì)比-已解決

    的藍(lán)牙部分存在一些顯著差異。因此,帶大家比較一下這兩款芯片,其參數(shù)如下:類(lèi)別:Realtek RTL8723BUWiFi標(biāo)準(zhǔn):iEEE802.11b/g/n藍(lán)牙標(biāo)準(zhǔn):藍(lán)牙4.0雙模接口:USB2.0
    發(fā)表于 01-14 14:00

    時(shí)序邏輯等效性的RTL設(shè)計(jì)和驗(yàn)證流程介紹

    關(guān)于時(shí)序邏輯等效性的RTL設(shè)計(jì)和驗(yàn)證流程介紹。
    發(fā)表于 04-28 06:13

    在SpinalHDL的設(shè)計(jì)中集成現(xiàn)有RTL設(shè)計(jì)(IP)的渠道——BlackBox

    接口及parameter參數(shù)(這也是我們?cè)?b class='flag-5'>RTL里例IP時(shí)常用的)。我們來(lái)看SpinalHDL-doc給出的example:整個(gè)代碼里做了三件事:參數(shù)聲明、端口聲明,時(shí)鐘域映射。
    發(fā)表于 06-22 14:59

    怎么解決Conformal做RTL和netlist的形式驗(yàn)證時(shí)綜合優(yōu)化的電路也會(huì)報(bào)不相等?

    用Conformal做RTL和netlist的形式驗(yàn)證,對(duì)比結(jié)果有很多報(bào)不等的是DC綜合被優(yōu)化掉的,conformal沒(méi)有識(shí)別出來(lái)這種優(yōu)化,請(qǐng)問(wèn)需要設(shè)置什么可以解決這個(gè)問(wèn)題?
    發(fā)表于 08-09 17:31

    RTL,RTL是什么意思

    RTL,RTL是什么意思 電阻晶體管邏輯電路 RTL電路-電
    發(fā)表于 03-08 11:19 ?1.4w次閱讀

    設(shè)計(jì)復(fù)用的RTL指導(dǎo)原則

    設(shè)計(jì)可復(fù)用的基本要求是RTL 代碼可移植。通常的軟件工程指導(dǎo)原則在RTL 編碼時(shí)也適用。類(lèi)似軟件開(kāi)發(fā),基本的編碼指導(dǎo)原則要求RTL 代碼簡(jiǎn)單、結(jié)構(gòu)和規(guī)則
    發(fā)表于 12-24 00:46 ?32次下載

    參數(shù)UVM IP驗(yàn)證環(huán)境(上)

    參數(shù)的IP是可配置的,這意味著在不同的SOC中IP設(shè)計(jì)可以有不同的設(shè)計(jì)參數(shù),設(shè)計(jì)參數(shù)可以對(duì)應(yīng)到協(xié)議、端口號(hào)、端口名稱(chēng)、以及內(nèi)部邏輯。大量的IP設(shè)計(jì)
    發(fā)表于 09-15 14:37 ?8次下載
    <b class='flag-5'>參數(shù)</b><b class='flag-5'>化</b>UVM IP<b class='flag-5'>驗(yàn)證</b>環(huán)境(上)

    RTL8139C RTL8139C-LF RTL8139CL RTL8139CL-LF

    RTL8139C RTL8139C-LF RTL8139CL RTL8139CL-LF
    發(fā)表于 10-25 14:48 ?23次下載
    <b class='flag-5'>RTL</b>8139C <b class='flag-5'>RTL</b>8139C-LF <b class='flag-5'>RTL</b>8139CL <b class='flag-5'>RTL</b>8139CL-LF

    RTL8197D RTL8367RB RTL8192ER RTL8812AR應(yīng)用參考原理圖pdf

    RTL8197D+RTL8367RB+RTL8192ER+RTL8812AR應(yīng)用參考原理圖
    發(fā)表于 03-07 14:21 ?232次下載

    時(shí)序邏輯等效性的RTL設(shè)計(jì)和驗(yàn)證流程介紹

    寄存器傳輸級(jí)(RTL驗(yàn)證在數(shù)字硬件設(shè)計(jì)中仍是瓶頸。行業(yè)調(diào)研顯示,功能驗(yàn)證占整個(gè)設(shè)計(jì)工作的70%.但即使把重點(diǎn)放在驗(yàn)證上面,仍有超過(guò)60%的設(shè)計(jì)出帶需要返工。其主要原因是在功能
    的頭像 發(fā)表于 11-23 09:30 ?8535次閱讀
    時(shí)序邏輯等效性的<b class='flag-5'>RTL</b>設(shè)計(jì)和<b class='flag-5'>驗(yàn)證</b>流程介紹

    驗(yàn)證組件配置參數(shù)

    一些典型 的 驗(yàn)證組件 配 置參數(shù)示例:? 一個(gè)agent可以被配置為 active 或者 passive 模式。在active模式下agent驅(qū)動(dòng)DUT,在passive模式下agent被動(dòng)地檢查
    的頭像 發(fā)表于 06-14 10:20 ?620次閱讀
    <b class='flag-5'>驗(yàn)證</b>組件配置<b class='flag-5'>參數(shù)</b>

    面向混合集成電路的數(shù)字研制目標(biāo)和思路

    混合集成電路產(chǎn)品數(shù)字研制總體思路是:堅(jiān)持“模型”是核心、“模型貫穿”是主線、“模型構(gòu)建與仿真驗(yàn)證”是主要抓手的總體思路。
    的頭像 發(fā)表于 04-17 11:26 ?816次閱讀
    面向混合集成電路的數(shù)字<b class='flag-5'>化</b>研制目標(biāo)和<b class='flag-5'>思路</b>