0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

深入剖析AXI的協(xié)議與架構(gòu)(下)

jf_78858299 ? 來源:知芯有道 ? 作者:知芯有道 ? 2023-05-04 14:41 ? 次閱讀

之前文章為大家介紹了AXI的協(xié)議與架構(gòu),本篇我們接著往下講AXI的讀寫傳輸

內(nèi)容概括

這次為大家講述的內(nèi)容包括:

AXI讀寫傳輸

0****1

讀寫傳輸

3.1

握手過程

5個傳輸通道均使用VALID/READY信號對傳輸過程的地址、數(shù)據(jù)、控制信號進(jìn)行握手。使用雙向握手機制,傳輸僅僅發(fā)生在 VALID 、 READY 同時有效的時候 。

  • VALID信號表示地址/數(shù)據(jù)/應(yīng)答信號總線上的信號是有效的,由傳輸發(fā)起方控制
  • READY信號表示傳輸接收方已經(jīng)準(zhǔn)備好接收,由傳輸接收方控制。

VALID和READY的先后關(guān)系具有三種情況:

  • ALID先有效,等待READY有效后完成傳輸(VALID一旦有效后在傳輸完成前不可取消)。
  • READY先有效,等待VALID有效后完成傳輸(READY可以在VALID有效前撤銷)。
  • VALID和READY同時有效,立刻完成傳輸。
    此外,需要注意的是允許READY信號等待VALID信號再有效,即即使從機準(zhǔn)備好,也可以不提供READY信號,等到主機發(fā)送VALID信號再提供READY信號。對應(yīng)的VALID信號不允許等待READY信號,即不允許VALID等待READY信號拉高后再拉高,否則容易產(chǎn)生死鎖現(xiàn)象。

3.2

讀操作順序

讀操作順序:

上圖為讀操作的依賴關(guān)系,ARREADY可以等待ARVALID信號,RVALID必須等待ARVALID和ARREADY同時有效后(一次地址傳輸發(fā)生)才能能有效。

寫操作順序:

AXI3中寫操作中唯一的強依賴關(guān)系是寫響應(yīng)通道BVALID,僅當(dāng)WVALID和WREADY信號同時有效(數(shù)據(jù)傳輸完成)且WLAST信號有效(突發(fā)傳輸?shù)淖詈笠粋€數(shù)據(jù)傳輸完成)后才會被置位;

3.3

突發(fā)式讀寫

按照傳統(tǒng)的RAM的讀寫方式,給定一個Address,只能讀取或者寫入一個Data,但是在Burst模式下,給定一個Address,可以連續(xù)寫入或者讀取多組數(shù)據(jù)。當(dāng)?shù)刂烦霈F(xiàn)在地址總線后,傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上。設(shè)備保持 VALID 為低直到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成,設(shè)備用 RLAST 信號來表示最后一個被傳輸?shù)臄?shù)據(jù)。

突發(fā)式讀寫時序圖:

這一過程的開始時,主機發(fā)送地址和控制信息到寫地址通道中,然后主機發(fā)送每一個寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當(dāng)主機發(fā)送最后一個數(shù)據(jù)時, WLAST 信號就變?yōu)楦摺.?dāng)設(shè)備接收完所有數(shù)據(jù)之后他將一個寫響應(yīng)發(fā)送回主機來表明寫事務(wù)完成。

a. 突發(fā)長度(AxLEN)

突發(fā)長度為每次突發(fā)傳輸?shù)膫鬏敶螖?shù) ,范圍限制116(AXI4增量模1256)且不能跨越4kb的地址空間,每次突發(fā)傳輸不允許提前終止(可以通過關(guān)閉所有數(shù)據(jù)字段的方式使一段傳輸數(shù)據(jù)無效,但傳輸行為必須完成)。每次傳輸?shù)耐话l(fā)長度為AxLEN[3:0] + 1(AXI增量模式AxLEN[7:0] + 1.

  • ARLEN[7:0]:讀地址通道的突發(fā)長度接口
  • AWLEN[7:0]:寫地址通道的突發(fā)長度接口

對于回卷模式突發(fā)傳輸,突發(fā)長度僅能是2,4,8或16。

b.突發(fā)尺寸(AxSIZE)

突發(fā)尺寸為每次傳輸?shù)腷yte數(shù)量,與突發(fā)傳輸?shù)牡刂奉A(yù)測相關(guān)性很強。每次的突發(fā)尺寸不能超過數(shù)據(jù)通道的寬度;若突發(fā)尺寸小于數(shù)據(jù)通道寬度,需要指定哪些位數(shù)是有效的。突發(fā)尺寸為2^AxSIZE[2:0]^。

  • ARSIZE[2:0]:讀地址通道突發(fā)尺寸
  • AWSIZE[2:0]:寫地址通道突發(fā)尺寸

c.突發(fā)類型(AxBURST)

AXI支持三種突發(fā)類型:

  • FIXED (AxBURST[1:0]=0b00):固定突發(fā)模式,每次突發(fā)傳輸?shù)牡刂废嗤?/li>
  • INCR (AxBURST[1:0]=0b01):增量突發(fā)模式,突發(fā)傳輸?shù)刂愤f增,遞增量與突發(fā)尺寸相關(guān)
  • WRAP (AxBURST[1:0]=0b10):回卷突發(fā)模式,突發(fā)傳輸?shù)刂房梢绯鲂赃f增,突發(fā)長度僅支持2,4,8,16。地址空間被劃分為長度[突發(fā)尺寸*突發(fā)長度]的塊,傳輸?shù)刂凡粫銎鹗嫉刂匪诘膲K,一旦遞增超出,則回到該塊的起始地址

本文借鑒自:

http://xilinx.eetrend.com/blog/2020/100052459.html

https://blog.csdn.net/bleauchat/article/details/96891619

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 協(xié)議
    +關(guān)注

    關(guān)注

    2

    文章

    602

    瀏覽量

    39223
  • 傳輸
    +關(guān)注

    關(guān)注

    0

    文章

    153

    瀏覽量

    27461
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16631
收藏 人收藏

    評論

    相關(guān)推薦

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI
    發(fā)表于 08-02 12:42 ?8089次閱讀

    深入最經(jīng)典的電容剖析

    本帖最后由 eehome 于 2013-1-5 10:07 編輯 最深入最經(jīng)典的電容剖析
    發(fā)表于 08-02 21:52

    深入最經(jīng)典的電容剖析

    `最深入最經(jīng)典的電容剖析PCB打樣找華強 http://www.hqpcb.com/3 樣板2天出貨`
    發(fā)表于 10-17 10:50

    AXI接口協(xié)議詳解

    AXI 總線上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有三種AXI接口,當(dāng)然用的都是AXI
    發(fā)表于 04-08 10:45

    使用SpinalHDL實現(xiàn)一個支持AXI協(xié)議的互聯(lián)架構(gòu)

    。互聯(lián)只是結(jié)構(gòu),可以使用不同的總線協(xié)議,如APB、AXI或CHI,不同協(xié)議的互聯(lián)結(jié)構(gòu)會有所不同。近期看了一些CHI協(xié)議內(nèi)容,其中舉了幾個互聯(lián)拓?fù)涞睦?,如下圖所示。CHI
    發(fā)表于 06-29 16:28

    AXI接口協(xié)議詳解

    1、AXI接口協(xié)議詳解  AXI 總線  上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有
    發(fā)表于 10-14 15:31

    AMBA AXI協(xié)議指南

    AXI協(xié)議支持高性能、高頻的系統(tǒng)設(shè)計,用于 管理器和下屬組件。 AXI協(xié)議的特點是: ?適用于高帶寬和低延遲設(shè)計。 ?在不使用復(fù)雜橋梁的情況
    發(fā)表于 08-02 09:44

    學(xué)習(xí)架構(gòu)-AMBA AXI簡介

    本指南介紹了高級微控制器總線體系結(jié)構(gòu)(AMBA)AXI的主要功能。 該指南解釋了幫助您實現(xiàn)AXI協(xié)議的關(guān)鍵概念和細(xì)節(jié)。 在本指南中,我們介紹: ?AMBA是什么。 ?為什么AMBA在現(xiàn)代SoC設(shè)計中
    發(fā)表于 08-09 07:37

    深入剖析Android消息機制

    深入剖析Android消息機制
    發(fā)表于 01-22 21:11 ?11次下載

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI
    發(fā)表于 05-12 09:10 ?1.1w次閱讀
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>的幾種時序介紹

    AXI總線協(xié)議總結(jié)

    在介紹AXI之前,先簡單說一總線、接口以及協(xié)議的含義??偩€、接口和協(xié)議,這三個詞常常被聯(lián)系在一起,但是我們心里要明白他們的區(qū)別。
    發(fā)表于 02-04 06:00 ?10次下載
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>總結(jié)

    深入AXI4總線一握手機制

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當(dāng)前我對 AXI總線的理解尚談不上
    發(fā)表于 03-17 21:40 ?25次下載
    <b class='flag-5'>深入</b><b class='flag-5'>AXI</b>4總線一握手機制

    AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用

    本文介紹了AMBA 3.0 AXI的結(jié)構(gòu)和特點,分析了新的AMBA 3.0 AXI協(xié)議相對于AMBA 2. 0的優(yōu)點。它將革新未來高性能SOC總線互連技術(shù),其特點使它更加適合未來的高性能、低延遲
    發(fā)表于 04-12 15:47 ?28次下載

    深入 AXI4總線 (四):RAM 讀取實戰(zhàn)

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當(dāng)前我對 AXI總線的理解尚談不上
    發(fā)表于 02-07 11:36 ?4次下載
    <b class='flag-5'>深入</b> <b class='flag-5'>AXI</b>4總線 (四):RAM 讀取實戰(zhàn)

    深入剖析AXI協(xié)議架構(gòu)(上)

    AMBA AXI協(xié)議支持用于主從模塊之間通信的高性能、高頻率系統(tǒng)設(shè)計。
    的頭像 發(fā)表于 05-04 14:35 ?1720次閱讀
    <b class='flag-5'>深入</b><b class='flag-5'>剖析</b><b class='flag-5'>AXI</b>的<b class='flag-5'>協(xié)議</b>與<b class='flag-5'>架構(gòu)</b>(上)