關(guān)于clkout4的說明其實(shí)不多,在PLL的說明中提到CLKOUT4只用于top和bottom的區(qū)域時(shí)鐘,但是不能驅(qū)動(dòng)Core邏輯。
在區(qū)域時(shí)鐘部分又提到CLKOUT4只用于連接top或者bottom的interface。我們對(duì)interface的理解就是interface designer。
那這個(gè)top和bottom怎么理解呢?這里我們以Ti60F225為例。下圖是我們截取的Ti60F225的管腳位置平面圖。top我們認(rèn)為就是bank 2A,2B,bottom我們認(rèn)為是Bank 4B,4A. left就是bank 1A,1B,right就是Bank 3A,3B.
一、驅(qū)動(dòng)IO測(cè)試
測(cè)試1:top和bottom驅(qū)動(dòng)所在側(cè)的IO
在2A,2B bank各找5個(gè)GPIO并把它們?cè)O(shè)置成clkout類型,它們分別由TL和TR PLL驅(qū)動(dòng)。
在4B和4A bank中也各找了5個(gè)GPIO并設(shè)置成clkout類型,時(shí)鐘由BR PLL的clkout4提供。
經(jīng)過編譯可以通過。
結(jié)論:TL和TR clkout4可以驅(qū)動(dòng)BANK 2A和2B的IO.
BL和BR clkout4可以驅(qū)動(dòng)BANK 4A 4B的IO
測(cè)試2:Top PLL clkout4驅(qū)動(dòng)左側(cè)GPIO
在測(cè)試1的基礎(chǔ)上,我們?cè)赽ank 1A和1B上各找了兩個(gè)GPIO,設(shè)置成clkout類型,時(shí)鐘由TL PLL的clkout4來驅(qū)動(dòng)或者BL PLL的clkout4來驅(qū)動(dòng)都會(huì)報(bào)以下錯(cuò)誤。
測(cè)試3:bottomPLL clkout4驅(qū)動(dòng)右側(cè)GPIO
在測(cè)試1的基礎(chǔ)上,我們?cè)赽ank 3A和3B上各添加了2個(gè)GPIO,由BR clkout4和TR clkout4來驅(qū)動(dòng)。
結(jié)論:由測(cè)試2和測(cè)試3可以得出clkout4不能驅(qū)動(dòng)左右兩側(cè)的IO。
另外我們還測(cè)試top PLL的clkout4驅(qū)動(dòng)bottom 的IO,結(jié)論依然是不能驅(qū)動(dòng) ,反之亦然。于是我們有了下面的圖。圖中Y表示Yes,N表示N,后面的數(shù)字是編號(hào),總之YX表示可以驅(qū)動(dòng),NX表示不可以驅(qū)動(dòng)。
二、級(jí)聯(lián)測(cè)試
測(cè)試4:top或bottom的兩個(gè)PLL級(jí)聯(lián),但是clkout4不作為反饋
經(jīng)過測(cè)試可以編譯通過。
結(jié)論:clkout4可以在top或者bottom內(nèi)部實(shí)現(xiàn)兩個(gè)PLL級(jí)聯(lián)
測(cè)試5:top與bottom的兩個(gè)PLL級(jí)聯(lián)
如果把TL0的clkout4作為BR0,BL0的參考時(shí)會(huì)報(bào)出兩個(gè)路徑出錯(cuò)。
如果把BR0的clkout4作為TR0,TL0的參考時(shí)會(huì)報(bào)出兩個(gè)路徑出錯(cuò)。
結(jié)論:top與bottom之間的PLL無法實(shí)現(xiàn)級(jí)聯(lián) 。
三、反饋測(cè)試
測(cè)試6:clkout4用作反饋
當(dāng)PLL的參考時(shí)鐘為external時(shí),用clkout4作為反饋時(shí)鐘,發(fā)現(xiàn)4個(gè)PLL都不能用作反饋。
測(cè)試7:級(jí)聯(lián)反饋
如果級(jí)聯(lián)后,第一級(jí)的clkout4反饋也打開編譯也會(huì)出錯(cuò)。經(jīng)過測(cè)試有以下結(jié)論。
結(jié)論:如果用clkout4用于級(jí)聯(lián),第二級(jí)的clkout4可以用作反饋。
綜上:
(1)top的PLL可以驅(qū)動(dòng)top的IO,但不能驅(qū)動(dòng)left,right和bottom的IO;同樣bottom的PLL可以驅(qū)動(dòng)bottom的IO;但是不能驅(qū)動(dòng) top,left和right的IO.
(2)PLL可以通過clkout4實(shí)現(xiàn)級(jí)聯(lián),便是限制于(BL0,BR0)和(TL0,TR0)兩組內(nèi)部。
(3)PLL的clkout4也可以用作反饋,但是限制于級(jí)聯(lián)的兩個(gè)PLL的第二級(jí)。
審核編輯:湯梓紅
-
pll
+關(guān)注
關(guān)注
6文章
780瀏覽量
135225 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1742瀏覽量
131637 -
管腳
+關(guān)注
關(guān)注
1文章
228瀏覽量
32071 -
GPIO
+關(guān)注
關(guān)注
16文章
1215瀏覽量
52231 -
反饋
+關(guān)注
關(guān)注
3文章
43瀏覽量
4889
原文標(biāo)題:Ti60 PLL的clkout4使用限制--V0
文章出處:【微信號(hào):gh_ea2445df5d2a,微信公眾號(hào):FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論