FPGA之三八譯碼器

一聽(tīng)到三八譯碼器這個(gè)東西可能會(huì)感覺(jué)有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開(kāi)始的流水燈程序，LED0-7這八個(gè)LED！但是怎么在FPGA中實(shí)現(xiàn)三八譯碼器呢？其實(shí)很簡(jiǎn)單。

1、創(chuàng)建好工程，像上一篇文章那樣，我就不多說(shuō)了，忘記的同學(xué)可以到下面這個(gè)網(wǎng)址查看，

https://blog.csdn.net/Jiang_YW/article/details/89220995

2、創(chuàng)建好工程以后，再新建一個(gè)Verilog HDL文件，我命名為DCC_38.v，然后把文件添加到工程里面。

建議新手先學(xué)一下Verilog HDL語(yǔ)法，不然對(duì)這些內(nèi)容會(huì)看不懂，Verilog相對(duì)于VHDL要簡(jiǎn)單，而且看起來(lái)要更相似與C語(yǔ)言，學(xué)過(guò)C的話，再學(xué)Verilog會(huì)簡(jiǎn)單一點(diǎn)點(diǎn)。

推薦網(wǎng)址：https://www.cnblogs.com/SYoong/p/5849168.html

有好幾個(gè)章節(jié)，有興趣的的同學(xué)可以學(xué)學(xué)。

3、把上面工程編譯一遍沒(méi)錯(cuò)之后，就可以開(kāi)始寫(xiě)tb（testbench）文件了，再新建一個(gè)DCC_38_tb.v文件，編寫(xiě)激勵(lì)程序。

寫(xiě)完之后也添加到盡快工程里面進(jìn)行編譯。

4、點(diǎn)擊Assignment → Setting

按上圖操作完成之后，點(diǎn)擊add跟OK，保存好即可。

5、點(diǎn)擊RTL Simulation，進(jìn)行前仿真。

一開(kāi)始沒(méi)仿真圖出來(lái)，點(diǎn)擊上面紅色框的黑色放大鏡即可。

由上圖可見(jiàn)仿真沒(méi)有錯(cuò)誤，那么就先關(guān)閉ModuleSim。

6、然后點(diǎn)擊Gate Level Simulation進(jìn)行后仿真，點(diǎn)擊Run。操作與上圖一樣

在圖里可以看見(jiàn)LED的輸出有一點(diǎn)點(diǎn)的延遲，這是正?，F(xiàn)象。

為什么這一瞬間LED的值會(huì)為零呢？

實(shí)際上是芯片0000_0001→0000_0000 → 0000_0010進(jìn)行了兩次的反轉(zhuǎn)，其他的也一樣。

7、點(diǎn)擊Pin Planner，參考引腳配置，進(jìn)行引腳分配

8、再編譯一遍程序，就可以燒錄到板子里面。

上圖只看左邊三個(gè)開(kāi)關(guān)，第四個(gè)忽略

程序ok。