0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

信號(hào)完整性之哪來的串?dāng)_?

工程師看海 ? 來源:工程師看海 ? 作者:工程師看海 ? 2023-04-18 11:06 ? 次閱讀

原文來自微信公眾號(hào):工程師看海

我們經(jīng)常聽說PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號(hào)間干擾,這就是3W原則,信號(hào)線之間的干擾被稱為串?dāng)_,串?dāng)_是怎么形成的呢?

當(dāng)兩條走線很近時(shí),一條信號(hào)線上的信號(hào)可能會(huì)在另一條信號(hào)線上產(chǎn)生噪聲,產(chǎn)生干擾的走線叫做攻擊線,收到干擾的走線叫做受害線。

PCB上走線與走線之間、走線與地之間會(huì)形成電容,其中一條走線有信號(hào)經(jīng)過時(shí),會(huì)產(chǎn)生變化的電場,這個(gè)電場通過電容,作用于另一條走線,在受害線上產(chǎn)生噪聲,進(jìn)而產(chǎn)生串?dāng)_,這就是通常所說的電場耦合產(chǎn)生容性耦合電流。

同樣的道理,PCB上走線與走線之間、走線與地之間會(huì)形成互感,其中一條走線有信號(hào)經(jīng)過時(shí),會(huì)產(chǎn)生變化多的磁場,這個(gè)磁場通過互感,作用于另一條走線,在受害線上產(chǎn)生噪聲,進(jìn)而產(chǎn)生串?dāng)_,這就是通常所說的磁場耦合產(chǎn)生感性耦合電流。

poYBAGQ-CSyAFNKiAAFeQ7fEmPQ757.jpg

等長走線不一定等時(shí)!

為了控制群組走線等時(shí)性的要求,比如手機(jī)MIPI信號(hào)、USBDDR信號(hào),通常的做法是對(duì)PCB走線進(jìn)行繞等長處理,在初步調(diào)整走線后,選一根最長的走線為目標(biāo)長度走線,其余走線通過繞線的方式增加走線長度,最終達(dá)到所有走線長度一致,俗稱蛇行走線,如上圖所示。

等長走線確保等延遲是依據(jù)信號(hào)在相同走線環(huán)境下的傳播速度是一樣的,走線長度一樣,信號(hào)傳播速度一樣,那么信號(hào)傳播的時(shí)間就一樣了。

實(shí)際上及時(shí)走線長度一樣,信號(hào)傳播的時(shí)間也不一定一樣,比如高瘦和矮胖這兩種繞等長的方法,高瘦走線中,有大量相鄰走線,會(huì)增加串?dāng)_;而矮胖走線,相鄰走線長度小,串?dāng)_也小。

當(dāng)串?dāng)_發(fā)生在信號(hào)的邊沿時(shí),其作用效果類似于影響了信號(hào)的傳播時(shí)間,比如下圖所示,有3根信號(hào)線,前兩根等時(shí)傳播,第三根信號(hào)線在邊沿時(shí)收到了串?dāng)_,看起來信號(hào)傳播的時(shí)間被改變了

pYYBAGQ-CS2AE-wmAAAYVVXm9k8176.jpg

容性耦合電流和感性耦合電流共同構(gòu)成了串?dāng)_,如何抑制串?dāng)_呢?

增加走線之間間距,這是非常有效的手段。

減小平行信號(hào)走線的長度,盡量做的垂直走線,避免下圖邊沿耦合和寬邊耦合的走線方式。

做好阻抗控制或做好端接電阻。

避免阻抗不連續(xù)使得串?dāng)_被反射,而加劇串?dāng)_的影響。

使用地線隔離。

在相鄰信號(hào)之間添加一條地線進(jìn)行隔離,并且地線上打地孔,孔的間距小于λ/10(λ是波長,隔離地孔的使用場景比較復(fù)雜,這里只提供個(gè)經(jīng)驗(yàn)參考)。

在滿足datasheet需求條件下,延緩信號(hào)上升沿時(shí)間。

poYBAGQ-CS2AYoaTAABEsYzfD9E546.jpg

感謝點(diǎn)贊、分享、在看,讓知識(shí)變得更簡單

原文來自微信公眾號(hào):工程師看海

限時(shí)免費(fèi)掃碼進(jìn)群,交流更多行業(yè)技術(shù)

pYYBAGQ-CS6AKHO1AAMZcJ4j6Gk294.jpg

推薦閱讀▼

電池、電源

硬件文章精選

華為海思軟硬件開發(fā)資料

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4324

    文章

    23139

    瀏覽量

    398904
  • 耦合
    +關(guān)注

    關(guān)注

    13

    文章

    583

    瀏覽量

    100927
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1412

    瀏覽量

    95546
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    189

    瀏覽量

    26969
  • 走線
    +關(guān)注

    關(guān)注

    3

    文章

    116

    瀏覽量

    23946
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    常見信號(hào)完整性的問題PCB設(shè)計(jì)的原因與Altium Designer中的消除技術(shù)

    Altium中的信號(hào)完整性分析包括檢查信號(hào)上升時(shí)間,下降時(shí)間,提供終端方案和進(jìn)行分析的能力。您還可以定義模型并設(shè)置規(guī)則和約束以及
    的頭像 發(fā)表于 08-25 15:50 ?9571次閱讀
    常見<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的問題<b class='flag-5'>之</b>PCB設(shè)計(jì)<b class='flag-5'>串</b><b class='flag-5'>擾</b>的原因與Altium Designer中的<b class='flag-5'>串</b><b class='flag-5'>擾</b>消除技術(shù)

    信號(hào)完整性中最基本的現(xiàn)象

    靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的稱為近端(也稱后向),而遠(yuǎn)離干擾源一端的
    的頭像 發(fā)表于 01-24 16:13 ?7720次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>中最基本的現(xiàn)象<b class='flag-5'>之</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>

    和反射影響信號(hào)完整性

    定義:信號(hào)完整性(Signal Integrity,簡稱SI)是指在信號(hào)線上的信號(hào)質(zhì)量。差的信號(hào)完整性
    的頭像 發(fā)表于 03-02 09:41 ?1607次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>和反射影響<b class='flag-5'>信號(hào)</b>的<b class='flag-5'>完整性</b>

    信號(hào)完整性仿真三個(gè)重點(diǎn):信號(hào)質(zhì)量、和時(shí)序

    信號(hào)完整性仿真重點(diǎn)分析有關(guān)高速信號(hào)的3個(gè)主要問題:信號(hào)質(zhì)量、和時(shí)序。對(duì)于
    發(fā)表于 04-03 10:40 ?1563次閱讀

    信號(hào)完整性-的模型

    是四類信號(hào)完整性問題之一,指的是有害信號(hào)從一個(gè)線網(wǎng)傳遞到相鄰線網(wǎng)。任何一對(duì)線網(wǎng)之間都存在
    的頭像 發(fā)表于 09-25 11:29 ?1311次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>-<b class='flag-5'>串</b><b class='flag-5'>擾</b>的模型

    高速電路信號(hào)完整性分析與設(shè)計(jì)—

    高速電路信號(hào)完整性分析與設(shè)計(jì)—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 09-12 10:31

    高速電路信號(hào)完整性分析與設(shè)計(jì)—

    高速電路信號(hào)完整性分析與設(shè)計(jì)—是由電磁耦合引起的,布線距離過近,導(dǎo)致彼此的電磁場相互影響
    發(fā)表于 10-06 11:10 ?0次下載

    信號(hào)完整性原理

    介紹信號(hào)完整性的四個(gè)方面,EMI,,反射,電源等。
    發(fā)表于 08-29 15:02 ?0次下載

    信號(hào)完整性系列

    本文主要介紹的概念,及其FEXT、NEXT等,以及的消除措施。
    的頭像 發(fā)表于 10-19 17:54 ?7207次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>系列<b class='flag-5'>之</b>“<b class='flag-5'>串</b><b class='flag-5'>擾</b>”

    高速電路信號(hào)完整性分析與設(shè)計(jì)—

    高速電路信號(hào)完整性分析與設(shè)計(jì)—
    發(fā)表于 02-10 17:23 ?0次下載

    信號(hào)完整性基礎(chǔ)--(二)

    本章我們接著介紹信號(hào)完整性基礎(chǔ)第三章節(jié)剩余知識(shí)。
    的頭像 發(fā)表于 01-16 09:58 ?2291次閱讀

    信號(hào)完整性基礎(chǔ)-

    :即兩條信號(hào)線之間的耦合引起的線上噪聲干擾。
    的頭像 發(fā)表于 07-06 09:15 ?1616次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>基礎(chǔ)-<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    信號(hào)完整性分析科普

    小的成本,快的時(shí)間使產(chǎn)品達(dá)到波形完整性、時(shí)序完整性、電源完整性的要求;我們知道:電源不穩(wěn)定、電源的干擾、信號(hào)間的
    的頭像 發(fā)表于 08-17 09:29 ?6271次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>分析科普

    和反射影響信號(hào)完整性

    和反射影響信號(hào)完整性? 和反射是影響信號(hào)
    的頭像 發(fā)表于 11-30 15:21 ?598次閱讀

    信號(hào)完整性與電源完整性-信號(hào)

    電子發(fā)燒友網(wǎng)站提供《信號(hào)完整性與電源完整性-信號(hào).pdf》資料免費(fèi)下載
    發(fā)表于 08-12 14:27 ?0次下載