深度探討Chiplet與AIGC的技術(shù)趨勢

2023年3月29日，IC和系統(tǒng)設(shè)計盛會“國際集成電路展覽會暨研討會（IIC Shanghai）”在上海國際會議中心拉開帷幕。奇異摩爾受邀參加首日舉辦的EDA/IP與IC設(shè)計論壇，發(fā)表主題為《基于Chiplet的超大規(guī)模異構(gòu)計算平臺，助力AIGC逐浪狂飆》的演講，與現(xiàn)場嘉賓、觀眾們深度探討了Chiplet與AIGC兩大熱點的技術(shù)趨勢。

最近AIGC成為了行業(yè)中的熱點話題，它在不同領(lǐng)域的應(yīng)用層出不窮，如微軟的Copilot和Midjourney等。隨著AIGC的飛速發(fā)展，對算力也提出了更高的要求。

AIGC的發(fā)展對算力的需求變化

回顧AI的發(fā)展史，十幾年間，AI從決策式和小模型計算發(fā)展到大模型，AI對我們的生產(chǎn)方式以及使用方式的影響日漸顯性化，對企業(yè)的商業(yè)模式也有著巨大的影響。

生成式AI的模型類型和應(yīng)用方式不斷增加，市場上出現(xiàn)了很多出色的應(yīng)用，產(chǎn)業(yè)迭代的速度肉眼可見的超過了市場接受的反應(yīng)。但是，AI快速迭代背后的因素是大模型所帶來的能力突變。AI的能力準確率已經(jīng)達到了人類基準線以上，這種準確率的提高需要更大規(guī)模的模型和算力，與此同時，AI對算力的依賴會變得越來越強。

所謂“算力依賴”主要體現(xiàn)在四個層面，算法、數(shù)據(jù)、工程以及算力。算法是相對成熟的，但數(shù)據(jù)層面隨著算法的推進，在以指數(shù)級的速度在上升。工程和算力則會面臨更大的挑戰(zhàn)：如何用更少的人工干預(yù)、更少的算力產(chǎn)生更高的效能？

AI的迭代速度非?？?，每一代所需要的模型數(shù)量、算力規(guī)模比上一代都有數(shù)倍甚至一倍的速度增加，遠遠超過了我們能夠提供的增長曲線，從而為行業(yè)提出了新的命題和挑戰(zhàn)。這樣的挑戰(zhàn)會給高性能計算帶來怎樣的變化？

大模型對高性能計算架構(gòu)有哪些影響

在高性能計算領(lǐng)域，除了算力挑戰(zhàn)以外，挑戰(zhàn)主要來自于三個方面：如何提高算力功耗比，如何提高存儲訪問的功耗比，以及如何提高互聯(lián)效率。

過去以同構(gòu)和板卡級互聯(lián)為特點的數(shù)據(jù)中心架構(gòu)，很難支撐未來超大規(guī)模計算的需求，數(shù)據(jù)中心架構(gòu)需要從頂層開始重新設(shè)計以滿足超大規(guī)模計算的需求。

國際巨頭們正在采取不同的方式應(yīng)對這些挑戰(zhàn)：NVIDIA使用NVLINK3.0和InfiniBand來形成超大規(guī)模集群，并將CPU和GPU組合在一起處理數(shù)據(jù)集，以應(yīng)對未來數(shù)據(jù)中心的算力需求；Intel去年年底發(fā)布了第一款3D GPGPU，未來還計劃發(fā)布3D APU，致力于提供更好的集聯(lián)和互聯(lián)性能，在不同的領(lǐng)域可以用最合適的芯片去解決相關(guān)的問題；而AMD則發(fā)布了自己的3D APU產(chǎn)品 MI300。

超大規(guī)模集群已經(jīng)成為未來的發(fā)展方向，其中異構(gòu)也是非常重要的趨勢。在這個趨勢里，Chiplet 預(yù)期將成為超大規(guī)模集群未來的核心。

超大規(guī)模計算集群核心技術(shù)

超大規(guī)模計算集群技術(shù)需要一個有效的架構(gòu)來調(diào)度更大規(guī)模的算力算子進行集聯(lián)。此前的計算架構(gòu)都局限于64核或148核，但特斯拉通過25顆die組成了上千個CPU的超大集群，這對軟件和硬件架構(gòu)都提出了挑戰(zhàn)。

同時，統(tǒng)一的編程框架和庫模型也很關(guān)鍵，國內(nèi)也有很多在這方面的合作伙伴，未來同樣會成為一個非常重要的發(fā)展方向。

第三，未來，各種芯粒都有可能成為單元，包括CPU、GPU、NPU等等。這樣做的好處是避免了重復(fù)設(shè)計，可以單獨迭代，同時可以組成不同的產(chǎn)品系列。然而，如何將這些芯粒連接在一起，降低傳輸損耗，提高效率，仍然是非常大的挑戰(zhàn)。

什么是Chiplet？

Chiplet是一種新的芯片設(shè)計方法，它基于 SoC 架構(gòu)進行拆分重組，將主要功能單元 (IP) 轉(zhuǎn)變成獨立芯粒 (Dielet)，并通過先進封裝和 Die-to-Die接口，將芯粒連接到 Chiplet 互聯(lián)網(wǎng)絡(luò) (OCI) 中，組成系統(tǒng)級宏芯片 (MSoC)。

通過Chiplet設(shè)計，可以持續(xù)擴大芯片面積，提升性能，并且減少研發(fā)成本和芯片面積，同時增加芯片良率，保持經(jīng)濟和成本的可行性。AMD已經(jīng)成功地應(yīng)用了這種設(shè)計方法，我們也可以通過這種方式來打造更好的產(chǎn)品組合。

編輯：黃飛