A/X家FPGA架構(gòu)及資源評(píng)估

評(píng)估對(duì)比xilinx以及altera兩家FPGA芯片邏輯資源。

首先要說(shuō)明，

現(xiàn)今FPGA除了常規(guī)邏輯資源，還具有很多其他片內(nèi)資源比如塊RAM、DSP單元、高速串行收發(fā)器、PLL、ADC等等，用以應(yīng)對(duì)不同的場(chǎng)合，邏輯量只能作為選型的重要依據(jù)之一。

不同廠家FPGA架構(gòu)各異，具有很多獨(dú)有的專利設(shè)計(jì)，量級(jí)相當(dāng)?shù)腇PGA在應(yīng)對(duì)不同應(yīng)用場(chǎng)景下（比如視頻處理、通訊總線、加密算法）時(shí)表現(xiàn)可能會(huì)差異很大，邏輯資源評(píng)估只是作為通常意義上的選型參考。

本文以占有率最大的X家和A家為例來(lái)進(jìn)行比較。

首先對(duì)比下兩家的芯片架構(gòu)，

Altera LUT4架構(gòu)（以入門級(jí)MAX10為例，以下材料來(lái)源于m10_handbook）

基本的邏輯單元由LAB組成，每個(gè)LAB包含16個(gè)LE，LE主要由一個(gè)LUT-4以及一個(gè)觸發(fā)器。

Altera ALM架構(gòu)（以Arria10系列為參考）

基本邏輯單元LAB包含10xALM,ALM全程為Adaptive Logic Module，具有8輸入和2輸出，一個(gè)ALM可以配置成不同的LUT組合，比如2個(gè)單獨(dú)LUT4、單獨(dú)LUT5+LUT3、共享一個(gè)輸入的LUT5+LUT4等等。ALM相比單獨(dú)的LUT4架構(gòu)顯然具有更大的靈活性。

（a10_handbook.pdf）

Xilinx(以7系列為例)

賽靈思基本邏輯單元叫做CLB，CLB內(nèi)有具有兩片Slice，每個(gè)Slice由4片LUT6及8個(gè)觸發(fā)器組成?？梢娒總€(gè)CLB約等于8 x LUT6。

由于最早的FPGA多為基于LUT4組成，慣用的做法是用LUT4的數(shù)量近似表示邏輯量?，F(xiàn)在FPGA不一定是基于LUT4，但可以轉(zhuǎn)換成等效LUT4數(shù)量。XIlinx的叫做LC，ALTERA叫做LE，都可以理解成一個(gè)LUT4加觸發(fā)器的單元的數(shù)量。

對(duì)MAX10來(lái)說(shuō)，LE的數(shù)量就等于LUT4的數(shù)量，而xilinx 7系列基于LUT6，LUT與LC有如下?lián)Q算關(guān)系：

審核編輯 ：李倩