新一代Linting技術(shù)：避免功能錯誤，更快完成芯片設(shè)計

在上一篇文章芯片驗證反內(nèi)卷，搭載ML技術(shù)的高級校驗工具讓你躺贏中，我們提到Linting是一項非常重要的技術(shù)，多年來也取得了巨大的進步。如今，當(dāng)代芯片設(shè)計所涉及的功能錯誤和設(shè)計問題多種多樣，從RTL設(shè)計描述中的高風(fēng)險編碼實踐，到設(shè)計投入生產(chǎn)后才會出現(xiàn)的復(fù)雜軟硬件交互錯誤，都會對產(chǎn)品質(zhì)量產(chǎn)生重大影響。

為了避免出現(xiàn)代價昂貴而又費時的設(shè)計返工或改版，開發(fā)者們不僅需要智能的Linting工具來盡早發(fā)現(xiàn)盡可能多的RTL問題，更需要一套預(yù)定義的、值得推薦的基礎(chǔ)/高級版本Linting檢查，以備不時之需。這一理念正是新思科技GuideWare方法學(xué)的核心。

GuideWare是我們?yōu)樵O(shè)計團隊自主研發(fā)的一整套規(guī)則集，旨在加速完成Lint工作流程，幫助團隊每次都能按時完成設(shè)計，而且這套指導(dǎo)規(guī)則集已經(jīng)被業(yè)內(nèi)許多領(lǐng)先的半導(dǎo)體公司所采用。

在本期文章中，我們將深入探討以下幾個問題：

• 在汽車領(lǐng)域，是什么樣的設(shè)計挑戰(zhàn)推動了GuideWare的問世和研發(fā)？
• 新思科技VC SpyGlass Lint的GuideWare在RTL早期階段能夠發(fā)現(xiàn)哪些設(shè)計問題，從而避免讓開發(fā)者們等到綜合或邏輯等價性檢查階段再進行不必要的迭代？
• 重點介紹幾個可以通過新思科技VC SpyGlass功能Lint分析工具發(fā)現(xiàn)的高級問題

GuideWare：一針見血指出問題????????

大家都玩過樂高積木嗎？GuideWare方法學(xué)就相當(dāng)于樂高的底座積木顆粒。通常我們要在開始拼搭結(jié)構(gòu)前先選好底座積木，再選擇用來加強基礎(chǔ)結(jié)構(gòu)的積木。使用GuideWare也是同樣的道理，不同領(lǐng)域的用戶可以在新思科技GuideWare規(guī)則集的基礎(chǔ)上修改并建立自己的Lint方法學(xué)，利用業(yè)界最全面的設(shè)計專業(yè)知識和最佳實踐知識庫，實現(xiàn)用戶指定的擴展。

當(dāng)我們有一套可靠的設(shè)計方法學(xué)后，就相當(dāng)于有了一個全面的分步Linting檢查流程?？蛻粼趯懲闞TL代碼后便可以立即使用。這種含有規(guī)則集的方法學(xué)文檔可以作為團隊的重要框架，確保他們在整個設(shè)計過程中保持風(fēng)格前后一致，同時還能通過多核技術(shù)來加速運行時間。

不同應(yīng)用的設(shè)計需求截然不同，所需的Linting檢查也千差萬別。以符合ISO 26262標(biāo)準(zhǔn)的汽車應(yīng)用為例，汽車應(yīng)用設(shè)計中需要確保不存在邏輯擁塞或大的多路選擇器或延遲的級數(shù)很深等不良做法，通常汽車開發(fā)者傾向于采用模塊化、可復(fù)用的設(shè)計方法學(xué)，而新思科技的GuideWare Lint Automotive正好可以滿足這一要求。

新思科技VC Spyglass Lint采用“左移”的識別方法學(xué)，能夠提前發(fā)現(xiàn)新思科技Design Compiler和Formality在實現(xiàn)流程中讀取設(shè)計階段報告的代碼問題。通過使用VC SpyGlass Lint，開發(fā)者可在RTL早期階段的等價性檢查中就識別出復(fù)雜的驗證問題，從而減少下游階段的迭代。此外，我們還開發(fā)了專用規(guī)則集來發(fā)現(xiàn)仿真與綜合之間的不匹配問題。

超越常規(guī)：功能Lint分析

功能驗證的目標(biāo)是在開發(fā)過程中盡早地發(fā)現(xiàn)盡可能多的問題。面對棘手的可移植性挑戰(zhàn)，語義和語法檢查一直都起著關(guān)鍵作用。

憑借深厚的專業(yè)知識和技能，新思科技在傳統(tǒng)Linting方法學(xué)的基礎(chǔ)上新增了功能Linting檢查。借助新思科技的VC SpyGlass Lint，開發(fā)者能夠以獨特的簡易流程，以更智能、更快速和更深入的方式開展功能Lint分析。用戶無需提供復(fù)雜的約束條件，也無需具備形式驗證方面的專業(yè)知識，便可利用新思科技的無縫混合流程加速RTL簽核。VC SpyGlass利用VC Formal原生技術(shù)，為解決位寬不匹配和越界檢查等RTL設(shè)計問題提供了一套綜合、易用、低誤報的方法學(xué)，從而實現(xiàn)違例報告更準(zhǔn)確的高質(zhì)量RTL。

以DeadCode和FSM LiveLock為例，前者是用于識別不會被觸發(fā)的RTL代碼的關(guān)鍵檢查，后者則是針對多個狀態(tài)下無限等待的檢查。它們都無法被傳統(tǒng)的Linting檢查技術(shù)識別，因此需要使用新思科技的VC SpyGlass功能Lint技術(shù)。此外，簡單的調(diào)試功能，如波形查看器和帶有詳細注釋的原理圖查看器，也能進一步縮短驗證時間。代碼復(fù)雜性看板報告也能幫助管理團隊預(yù)估RTL的復(fù)雜性。這些獨特的功能能夠?qū)撛阱e誤盡早暴露給開發(fā)者，從而避免它們在下游階段演變成更嚴(yán)重的問題。

新一代Linting技術(shù)

實現(xiàn)更智能、更快速、更深入的RTL簽核

Linting檢查讓開發(fā)者的工作更加輕松、編寫的代碼更加穩(wěn)健，同時也更適合后續(xù)的驗證和實現(xiàn)流程。新思科技始終是Linting檢查技術(shù)領(lǐng)域的領(lǐng)導(dǎo)者和踐行者，始終致力于幫助客戶更早發(fā)現(xiàn)漏洞和其他設(shè)計錯誤。新思科技的VC SpyGlass包含CDC、RDC和Lint技術(shù)，作為新一代的RTL簽核平臺，已獲得各大公司的廣泛使用。意法半導(dǎo)體等公司通過使用VC SpyGlass將CDC/RDC的驗證速度最多提高了4倍。

無論是新思科技的GuideWare方法學(xué)，還是VC SpyGlass Lint中利用VC Formal原生技術(shù)的功能Lint流程，均已成為業(yè)界領(lǐng)先的ASIC/SoC公司的基本設(shè)計方法學(xué)，且已被各大半導(dǎo)體公司所采用。即便是初創(chuàng)的小型芯片設(shè)計公司也將VC SpyGlass作為他們的第一選擇并納入其RTL流程。

新思科技與全球排名前20的半導(dǎo)體客戶均有合作，因此我們能夠及時掌握最新行業(yè)標(biāo)準(zhǔn)，開發(fā)出完備的RTL簽核Linting工具。無論是設(shè)計覆蓋的深度，還是適配各種RTL場景和編碼風(fēng)格的廣度，我們的工具都表現(xiàn)地十分出眾。

未來，我們將剖析在功能檢查中集成機器學(xué)習(xí)（ML）技術(shù)和RCA功能將如何更好地幫助開發(fā)者大幅縮短周轉(zhuǎn)時間，并介紹智能Linting檢查在未來幾年的發(fā)展趨勢。