在vivado中的Settimg中，Target language可以選擇verilog，也可以選擇vhdl，該選項意味著在生成新的文件或ip時，默認的語言是什么，但實際上在使用時可以混用verilog和vhdl，兩種語言的文件和模塊可以相互調(diào)用，相互嵌套，只要保證在例化的時候接口一致就行。
但最近在檢查一個老項目時發(fā)現(xiàn)一個相互調(diào)用的問題。個別老的項目在項目開發(fā)完并且性能穩(wěn)定后，為了保證移植的便利性，將算法模塊進行封裝，變成.ngc文件，該做法也可以防止其他人對里面的代碼進行更改，也對算法是一種保護。
但最近我發(fā)現(xiàn)某算法模塊是用vhd開發(fā)并封裝的，使用verilog例化該算法模塊并調(diào)用該ngc文件時，會報錯，verilog無法直接調(diào)用vhdl的ngc文件。
后來想到一個方法：
在中間再嵌套一級vhdl模塊進行透傳。具體做法即新建一個vhdl模塊，例化ngc模塊并進行調(diào)用，然后再使用verilog模塊對新的vhd模塊進行例化，間接對ngc進行調(diào)用，該方法親測可行。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
Verilog
+關注
關注
28文章
1364瀏覽量
111598 -
Vivado
+關注
關注
19文章
826瀏覽量
68020
原文標題：verilog不能直接調(diào)用vhdl的ngc文件的解決辦法
文章出處：【微信號：FPGA通信小白成長之路，微信公眾號：FPGA通信小白成長之路】歡迎添加關注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
例說Verilog HDL和VHDL區(qū)別
Verilog和VHDL之間的區(qū)別將在本文中通過示例進行詳細說明。對優(yōu)點和缺點的Verilog和VHDL進行了討論。
用VHDL調(diào)用verilog時遇到一個神奇的問題
工程中使用到了一個verilog寫的模塊，我一直用VHDL，把它調(diào)用進來，編譯，仿真都可以跑，就送仿真結(jié)果不對。單獨用VHDL編寫一個仿真程序來測試，結(jié)果又是對的，仔細檢查功能，仍找不
發(fā)表于 01-14 14:15
verilog VHDL 讀文件問題
1.我想使用Verilog寫一個讀文件的模塊，接口規(guī)劃如下：module read_file_v #(parameter SIZE= 8)(input clk,input resetn,input
發(fā)表于 01-14 22:31
在verilog中調(diào)用VHDL模塊
郁悶了，表示只看過VHDL語法但沒寫過。暫且不說VHDL模塊的內(nèi)容，我應該如何在測試平臺中例化它并對它進行測試呢？稍微查了一下，其實很簡單，只要把VHDL中的組件名、端口統(tǒng)統(tǒng)拿出來，按照ver
發(fā)表于 07-03 12:58
在verilog中調(diào)用VHDL模塊
郁悶了，表示只看過VHDL語法但沒寫過。暫且不說VHDL模塊的內(nèi)容，我應該如何在測試平臺中例化它并對它進行測試呢？稍微查了一下，其實很簡單，只要把VHDL中的組件名、端口統(tǒng)統(tǒng)拿出來，按照ver
發(fā)表于 07-09 01:14
使用12.4生成的ngc文件可以與更新的工具集一起使用嗎？
親愛的會員;我目前的設計使用microblaze和各種其他vhdl塊（其中一些是ngc文件），我使用Xilinx工具12.4映射到我的SP605開發(fā)板。如果我想使用更新版本的Xilinx工具，應該
發(fā)表于 06-10 14:46
Vivado 2015.2如何生成設計的.NGC文件？
我從Xilinx Vivado 2015.2生成了一個FIFOIP。但我無法在Xilinx ISE 14.7中看到合成設計所需的.NGC文件。如何生成設計的.NGC
發(fā)表于 04-24 09:40
VHDL和Verilog HDL語言對比
VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設計的硬件描述語言，并且都已成為IEEE標準。VHDL
發(fā)表于 02-09 09:01
?1.1w次閱讀
VHDL,Verilog,System verilog比較
本文簡單討論并總結(jié)了VHDL、Verilog，System verilog 這三中語言的各自特點和區(qū)別 As the number of enhancements
發(fā)表于 01-17 11:32
?0次下載
Verilog HDL語言的文件調(diào)用問題：include使用方法介紹
本文簡單介紹在使用Verilog HDL語言時文件的調(diào)用問題之include使用方法介紹及舉例說明，詳見本文...
發(fā)表于 01-24 14:40
?7143次閱讀
vhdl轉(zhuǎn)換為verilog_VHDL和Verilog誰更勝一籌
今天給大家分享一個VHDL和Verilog的工具。很多新手初次學習FPGA都曾遇到過一個問題：是學Verilog OR VHDL？
發(fā)表于 08-25 09:22
?7079次閱讀
探討VHDL和Verilog模塊互相調(diào)用的問題
1、 關于如何在VHDL模塊調(diào)用一個Verilog模塊 在VHDL模塊聲明一個要與調(diào)用的Verilog
Verilog到VHDL轉(zhuǎn)換的經(jīng)驗與技巧總結(jié)
Verilog與VHDL語法是互通且相互對應的，如何查看二者對同一硬件結(jié)構(gòu)的描述，可以借助EDA工具，如Vivado，打開Vivado后它里面的語言模板后，也可以對比查看Verilog和VHD
Verilog與VHDL的比較 Verilog HDL編程技巧
Verilog 與 VHDL 比較 1. 語法和風格 Verilog ：Verilog 的語法更接近于 C 語言，對于有 C 語言背景的工程師來說，學習曲線較平緩。它支持結(jié)構(gòu)化編程，代
工商網(wǎng)監(jiān)
評論