0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

邏輯等價性檢查(LEC)基礎(chǔ)知識介紹

RfidInOut5 ? 來源:NanDigits ? 2023-03-27 11:07 ? 次閱讀

邏輯錐Logic Cone

從數(shù)字網(wǎng)表的角度來看,可以把設(shè)計分成若干個“以DFF為終點(diǎn)的邏輯塊”,如下圖。

DFF的CK(時鐘)、D(數(shù)據(jù))、RN(復(fù)位)、SN(置位)就是這個“邏輯塊”的終點(diǎn),它們的輸入都是一個組合邏輯。

時鐘和復(fù)位很可能是clock tree或者buffer tree,也可能有與門、或門、異或門、選擇器等稍復(fù)雜的邏輯。

3322f6a8-cb14-11ed-bfe3-dac502259ad0.jpg

(圖一)

如果設(shè)計(module)是組合邏輯輸出,也可想象在設(shè)計外面有一個DFF,如下圖。

334c668c-cb14-11ed-bfe3-dac502259ad0.jpg

(圖二)

而這些組合邏輯的輸入是什么呢?不外乎兩種情況:一是,前一級DFF的輸出;二是,設(shè)計(module)的輸入pin。

335bf87c-cb14-11ed-bfe3-dac502259ad0.jpg

(圖三)

那跨模塊優(yōu)化的又是什么情況呢?如下圖,組合邏輯分到了兩個模塊里。但如果忽略設(shè)計的層次關(guān)系,兩段組合邏輯可以合并成一段。

好處是:綜合工具可以兩段組合邏輯一起考慮,看有沒有邏輯可以復(fù)用,所以面積和時序會優(yōu)化得更好。壞處是:模塊的端口可能不存了,也可能產(chǎn)生了新的端口。

所以綜合和LEC的選項ungroup(flatten)就是這個作用,讓工具忽略層次關(guān)系。

336f328e-cb14-11ed-bfe3-dac502259ad0.jpg

(圖四)

因此,設(shè)計(module)就是“以DFF為終點(diǎn)的邏輯塊”組成。不僅網(wǎng)表如此,RTL也是一樣。

我們知道所有數(shù)字電路都可以用always和assign這兩種語法來實現(xiàn)(latch可以看作是DFF的一種)。

這些“以DFF為終點(diǎn)的邏輯塊”我們把它叫作邏輯錐。

Keypoint Mapping

有了邏輯錐的概念后,關(guān)鍵點(diǎn)映射(keypoint mapping)就好理解多了。

從上文知道邏輯錐的終點(diǎn)是DFF的CK(時鐘)、D(數(shù)據(jù))、RN(復(fù)位)、SN(置位),如果這幾個“關(guān)鍵點(diǎn)”的邏輯都相同或者等價,那么這兩個邏輯錐的邏輯就等價。

對于組合邏輯直接輸出的邏輯錐來說,“關(guān)鍵點(diǎn)”就是output pin。那么,總結(jié)一下“關(guān)鍵點(diǎn)”有以下幾種:

DFF的輸入(CK、D、RN、SN)

頂層模塊的輸出pin

要檢查等價性,那么keypoing mapping是前提,是基礎(chǔ)。如果keypoing mapping都錯了,等價性檢查結(jié)果一定Fail。

對于要對比的兩個設(shè)計,我們通常叫作golden和revised(S家叫reference和implement)。golden可能是RTL、綜合網(wǎng)表,也可能是APR網(wǎng)表,ECO網(wǎng)表,不是絕對的,只是表明以此設(shè)計作為基準(zhǔn)來對比。

所以在做等價性檢查時golden和revised弄反了也問題不大。但是S家的工具依賴svf(setup verification file),所以還是要注意一下。

當(dāng)修改RTL或者網(wǎng)表ECO后,邏輯錐的“關(guān)鍵點(diǎn)”可能發(fā)生較大的變化,比如:

新加DFF

刪掉DFF

DFF改名

復(fù)位變成置位

上升沿變下降沿

還可能DFF從模塊A挪到模塊B

寄存器合并

寄存器復(fù)制

multi bit寄存器

所以,keypoint mapping時,要能夠考慮到這些情況。可以手工分析,也可以參考綜合的svf文件,還可以用一些算法來測試和分析。

形式驗證

在關(guān)鍵點(diǎn)(keypoint)映射正確后,就可以開始做形式驗證了。

如果邏輯錐的輸入不一致,例如下圖中修改后的設(shè)計中增加了輸入4和5,就需要分析這兩個新增加的輸入是不是與golden的輸入是等價或者反相等價的關(guān)系。

如果沒有任何關(guān)系,純粹是新加的條件,那么這兩個邏輯錐一定會fail。

3385673e-cb14-11ed-bfe3-dac502259ad0.jpg

(圖五)

經(jīng)過上一步對邏輯錐輸入的檢查后,接下來就需要通過數(shù)學(xué)的方法來檢查等價性。

這種數(shù)學(xué)的方法的原理很簡單,如下,每個keypoint的邏輯都可以用下面的公式來描述: Y =F(a, b, c, ... , n) 對golden和revised邏輯錐施加相同的測試向量,看是否有相同的輸入。

理論上,對于有N個輸入的keypoing,一共有2^N種輸入可能性。遍歷一下,就知道等價性的結(jié)果。

如果其中有一個測試向量fail,那么這個keypoint就不等價,剩余的測試向量也就沒有必要繼續(xù)。如果都pass,就需要遍歷完所有的測試向量。

為了節(jié)省測試時間,LEC工具需要對邏輯錐進(jìn)行優(yōu)化?,F(xiàn)在市場上已經(jīng)出現(xiàn)一些基于機(jī)器學(xué)習(xí)(Machine Learning)和深度學(xué)習(xí)(deep learning)的形式驗證算法的LEC工具。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5359

    瀏覽量

    120796
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    385

    瀏覽量

    59875
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1610

    瀏覽量

    80712
  • 選擇器
    +關(guān)注

    關(guān)注

    0

    文章

    109

    瀏覽量

    14567
  • dff
    dff
    +關(guān)注

    關(guān)注

    0

    文章

    26

    瀏覽量

    3425

原文標(biāo)題:功能ECO理論基礎(chǔ):邏輯等價性檢查(LEC)

文章出處:【微信號:OpenIC,微信公眾號:OpenIC】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    電感基礎(chǔ)知識 圖文介紹

    `電感基礎(chǔ)知識 圖文介紹`
    發(fā)表于 08-16 19:34

    IGBT的介紹和應(yīng)用基礎(chǔ)知識

    IGBT的介紹和應(yīng)用,基礎(chǔ)知識
    發(fā)表于 06-24 22:42

    電阻的基礎(chǔ)知識介紹

    電阻基礎(chǔ)知識介紹
    發(fā)表于 02-26 06:17

    介紹關(guān)于編程的基礎(chǔ)知識

    關(guān)注、星標(biāo)公眾號,不錯過精彩內(nèi)容作者:strongerHuang對于軟件工程師來說,代碼升級(或程序更新)算是必備基礎(chǔ)知識。下面將介紹關(guān)于編程的基礎(chǔ)知識,以及結(jié)合STM32官方提供的De...
    發(fā)表于 07-27 08:13

    介紹PLC的原理及基礎(chǔ)知識

    在自動化控制領(lǐng)域,PLC應(yīng)用十分廣泛,這里開始介紹PLC的原理及基礎(chǔ)知識。
    發(fā)表于 09-09 09:07

    分享一個FEC RTLvs Netlist等價比對的示例

    中,只要你使用邏輯綜合將RTL轉(zhuǎn)換為門級網(wǎng)表,那么你必然需要使用FEC工具進(jìn)行RTL和門級網(wǎng)表等價比對。下圖是一個FEC RTLvs Netlist等價
    發(fā)表于 07-22 14:56

    GSM基礎(chǔ)知識介紹

    GSM基礎(chǔ)知識介紹
    發(fā)表于 07-29 17:18 ?75次下載
    GSM<b class='flag-5'>基礎(chǔ)知識</b>的<b class='flag-5'>介紹</b>

    PCB電路板檢查方法基礎(chǔ)知識

    PCB電路板檢查方法基礎(chǔ)知識   本文闡述,過程監(jiān)測可以防止電路板缺陷,并提高全面質(zhì)量。   檢查
    發(fā)表于 11-19 09:02 ?1722次閱讀

    什么是軟件與硬件的邏輯等價

    什么是軟件與硬件的邏輯等價     隨著大規(guī)模集成電路技術(shù)的發(fā)展和軟件硬化的趨勢,計算機(jī)系統(tǒng)軟、硬件界限已經(jīng)變得模糊了。因為任何操作
    發(fā)表于 04-13 13:44 ?5563次閱讀

    檢查電源設(shè)計控制邏輯基礎(chǔ)知識

    在這篇博文中,我們將向您介紹檢查電源設(shè)計控制邏輯基礎(chǔ)知識。 毋庸置疑,這是設(shè)計最重要、也是最復(fù)雜的部分。在這個階段,您將執(zhí)行測試,以便獲得正確補(bǔ)償、電壓、定時和頻響.
    的頭像 發(fā)表于 06-17 06:58 ?3156次閱讀

    邏輯電路的基礎(chǔ)知識

    FPGA (Field Programmable Gate Aray,現(xiàn)場可編程門陣列)是一種可通過重新編程來實現(xiàn)用戶所需邏輯電路的半導(dǎo)體器件。為了便于大家理解FPGA的設(shè)計和結(jié)構(gòu),我們先來簡要介紹一些邏輯電路的
    的頭像 發(fā)表于 10-13 11:21 ?2.9w次閱讀
    <b class='flag-5'>邏輯</b>電路的<b class='flag-5'>基礎(chǔ)知識</b>

    功能ECO理論基礎(chǔ):邏輯等價檢查

    為了節(jié)省測試時間,LEC工具需要對邏輯錐進(jìn)行優(yōu)化?,F(xiàn)在市場上已經(jīng)出現(xiàn)一些基于機(jī)器學(xué)習(xí)(Machine Learning)和深度學(xué)習(xí)(deep learning)的形式驗證算法的LEC工具。
    的頭像 發(fā)表于 12-24 17:43 ?1069次閱讀

    芯片設(shè)計之邏輯等價檢查 (LEC)

    除了 Verilog 和 VHDL 支持讀取設(shè)計文件外,Conformal 工具還支持讀取 Verilog 標(biāo)準(zhǔn)仿真庫和 Liberty 格式庫。
    的頭像 發(fā)表于 05-13 17:02 ?1.2w次閱讀
    芯片設(shè)計之<b class='flag-5'>邏輯</b><b class='flag-5'>等價</b><b class='flag-5'>檢查</b> (<b class='flag-5'>LEC</b>)

    RTL與網(wǎng)表的一致檢查

    在芯片設(shè)計的中間和最后階段,比如綜合、DFT、APR、ECO等階段,常常要檢查設(shè)計的一致。也叫邏輯等價
    的頭像 發(fā)表于 11-07 12:51 ?3824次閱讀

    FPGA基礎(chǔ)知識介紹

    電子發(fā)燒友網(wǎng)站提供《FPGA基礎(chǔ)知識介紹.pdf》資料免費(fèi)下載
    發(fā)表于 02-23 09:45 ?32次下載