PLC I/O(輸入/輸出)控制方式講解

設(shè)備管理的主要任務(wù)之一是控制設(shè)備和內(nèi)存或處理機(jī)之間的數(shù)據(jù)傳送，外圍設(shè)備和內(nèi)存之間的輸入/輸出控制方式有四種，下面分別介紹。

程序直接控制方式

如圖5-1(a)所示，計算機(jī)從外部設(shè)備讀取數(shù)據(jù)到存儲器，每次讀一個字的數(shù)據(jù)。 對讀入的每個字，CPU需要對外設(shè)狀態(tài)進(jìn)行循環(huán)檢查，直到確定該字已經(jīng)在I/O控制器的數(shù)據(jù)寄存器中。 在程序直接控制方式中，由于CPU的高速性和I/O設(shè)備的低速性，致使CPU的絕大部分時間都處于等待I/O設(shè)備完成數(shù)據(jù)I/O的循環(huán)測試中，造成了 CPU資源的極大浪費(fèi)。 在該方式中，CPU之所以要不斷地測試I/O設(shè)備的狀態(tài)，就是因為在CPU中沒有釆用中斷機(jī)構(gòu)，使I/O設(shè)備無法向CPU報告它已完成了一個字符的輸入操作。

程序直接控制方式雖然簡單易于實現(xiàn)，但是其缺點(diǎn)也是顯而易見的，由于cpu和I/O設(shè)備只能串行工作，導(dǎo)致CPU的利用率相當(dāng)?shù)汀?/p>

中斷驅(qū)動方式

中斷驅(qū)動方式的思想是，允許I/O設(shè)備主動打斷CPU的運(yùn)行并請求服務(wù)，從而“解放”CPU，使得其向I/O控制器發(fā)送讀命令后可以繼續(xù)做其他有用的工作。 如圖5-1(b)所示，我們從I/O控制器和CPU兩個角度分別來看中斷驅(qū)動方式的工作過程：

從I/O控制器的角度來看，I/O控制器從CPU接收一個讀命令，然后從外圍設(shè)備讀數(shù)據(jù)。 一旦數(shù)據(jù)讀入到該I/O控制器的數(shù)據(jù)寄存器，便通過控制線給CPU發(fā)出一個中斷信號，表示數(shù)據(jù)已準(zhǔn)備好，然后等待CPU請求該數(shù)據(jù)。 I/O控制器收到CPU發(fā)出的取數(shù)據(jù)請求后，將數(shù)據(jù)放到數(shù)據(jù)總線上，傳到CPU的寄存器中。 至此，本次I/O操作完成，I/O控制器又可幵始下一次I/O操作。

圖5-1 I/O控制方式

從CPU的角度來看，CPU發(fā)出讀命令，然后保存當(dāng)前運(yùn)行程序的上下文（現(xiàn)場，包括程序計數(shù)器及處理機(jī)寄存器），轉(zhuǎn)去執(zhí)行其他程序。 在每個指令周期的末尾，CPU檢查中斷。 當(dāng)有來自I/O控制器的中斷時，CPU保存當(dāng)前正在運(yùn)行程序的上下文，轉(zhuǎn)去執(zhí)行中斷處理程序處理該中斷。 這時，CPU從I/O控制器讀一個字的數(shù)據(jù)傳送到寄存器，并存入主存。 接著， CPU恢復(fù)發(fā)出I/O命令的程序（或其他程序）的上下文，然后繼續(xù)運(yùn)行。

中斷驅(qū)動方式比程序直接控制方式有效，但由于數(shù)據(jù)中的每個字在存儲器與I/O控制器之間的傳輸都必須經(jīng)過CPU,這就導(dǎo)致了中斷驅(qū)動方式仍然會消耗較多的CPU時間。

DMA方式

在中斷驅(qū)動方式中，I/O設(shè)備與內(nèi)存之間的數(shù)據(jù)交換必須要經(jīng)過CPU中的寄存器，所以速度還是受限，而DMA（直接存儲器存?。┓绞降幕舅枷胧窃贗/O設(shè)備和內(nèi)存之間開辟直接的數(shù)據(jù)交換通路，徹底“解放” CPU。 DMA方式的特點(diǎn)是：

基本單位是數(shù)據(jù)塊。

所傳送的數(shù)據(jù)，是從設(shè)備直接送入內(nèi)存的，或者相反。

僅在傳送一個或多個數(shù)據(jù)塊的開始和結(jié)束時，才需CPU干預(yù)，整塊數(shù)據(jù)的傳送是在 DMA控制器的控制下完成的。

圖5-2列出了 DMA控制器的組成。

圖5-2 DMA控制器的組成

為了實現(xiàn)在主機(jī)與控制器之間成塊數(shù)據(jù)的直接交換，必須在DMA控制器中設(shè)置如下四類寄存器：

命令/狀態(tài)寄存器(CR)：用于接收從CPU發(fā)來的I/O命令或有關(guān)控制信息，或設(shè)備的狀態(tài)。

內(nèi)存地址寄存器(MAR)：在輸入時，它存放把數(shù)據(jù)從設(shè)備傳送到內(nèi)存的起始目標(biāo)地址； 在輸出時，它存放由內(nèi)存到設(shè)備的內(nèi)存源地址。

數(shù)據(jù)寄存器(DR)：用于暫存從設(shè)備到內(nèi)存，或從內(nèi)存到設(shè)備的數(shù)據(jù)。

數(shù)據(jù)計數(shù)器(DC)：存放本次CPU要讀或?qū)懙淖郑ü?jié)）數(shù)。

如圖5-1(c)所示，DMA方式的工作過程是：CPU讀寫數(shù)據(jù)時，它給I/O控制器發(fā)出一條命令，啟動DMA控制器，然后繼續(xù)其他工作。 之后CPU就把控制操作委托給DMA控制器，由該控制器負(fù)責(zé)處理。 DMA控制器直接與存儲器交互，傳送整個數(shù)據(jù)塊，每次傳送一個字，這個過程不需要CPU參與。 當(dāng)傳送完成后，DMA控制器發(fā)送一個中斷信號給處理器。 因此只有在傳送開始和結(jié)束時才需要CPU的參與。

DMA控制方式與中斷驅(qū)動方式的主要區(qū)別是中斷驅(qū)動方式在每個數(shù)據(jù)需要傳輸時中斷CPU，而DMA控制方式則是在所要求傳送的一批數(shù)據(jù)全部傳送結(jié)束時才中斷CPU； 此外，中斷驅(qū)動方式數(shù)據(jù)傳送是在中斷處理時由CPU控制完成的，而DMA控制方式則是在DMA 控制器的控制下完成的。

通道控制方式

I/O通道是指專門負(fù)責(zé)輸入/輸出的處理機(jī)。 I/O通道方式是DMA方式的發(fā)展，它可以進(jìn)一步減少CPU的干預(yù)，即把對一個數(shù)據(jù)塊的讀（或?qū)懀閱挝坏母深A(yù)，減少為對一組數(shù)據(jù)塊的讀（或?qū)懀┘坝嘘P(guān)的控制和管理為單位的干預(yù)。 同時，又可以實現(xiàn)CPU、通道和I/O設(shè)備三者的并行操作，從而更有效地提高整個系統(tǒng)的資源利用率。

例如，當(dāng)CPU要完成一組相關(guān)的讀（或?qū)懀┎僮骷坝嘘P(guān)控制時，只需向I/O通道發(fā)送一條I/O指令，以給出其所要執(zhí)行的通道程序的首地址和要訪問的I/O設(shè)備，通道接到該指令后，通過執(zhí)行通道程序便可完成CPU指定的I/O任務(wù)，數(shù)據(jù)傳送結(jié)束時向CPU發(fā)中斷請求。 I/O通道與一般處理機(jī)的區(qū)別是：通道指令的類型單一，沒有自己的內(nèi)存，通道所執(zhí)行的通道程序是放在主機(jī)的內(nèi)存中的，也就是說通道與CPU共享內(nèi)存。

I/O通道與DMA方式的區(qū)別是：DMA方式需要CPU來控制傳輸?shù)臄?shù)據(jù)塊大小、傳輸?shù)膬?nèi)存位置，而通道方式中這些信息是由通道控制的。 另外，每個DMA控制器對應(yīng)一臺設(shè)備與內(nèi)存?zhèn)鬟f數(shù)據(jù)，而一個通道可以控制多臺設(shè)備與內(nèi)存的數(shù)據(jù)交換。

審核編輯：湯梓紅