1 運(yùn)行平臺(tái)
硬件:CRD500數(shù)字信號(hào)處理板
系統(tǒng):win7/64(推薦);win7/32;win10/64
軟件:Quartus13.1/ModelSimSE 10.1c/Verilog HDL/Matlab2014a
2 主要功能及性能指標(biāo)
2.1 主要功能
1)可產(chǎn)生ASK、FSK、PSK、單頻信號(hào)、三角波、鋸齒波、方波
2)載波頻率、調(diào)制參數(shù)等波形參數(shù)可設(shè)置
3)可通過串口設(shè)置信號(hào)參數(shù)
2.2 主要性能指標(biāo)
1)系統(tǒng)時(shí)鐘:50MHz
2)串口協(xié)議:9600bps波特率、1位起始位、8位數(shù)據(jù)位、1位停止位、無校驗(yàn)位
3)載波頻率范圍:1MHz~4.75MHz可變,步進(jìn)250kHz
4) 基帶信號(hào)碼速率范圍:100kHz~475kHz,步進(jìn)25kHz
5)三角波頻率范圍: 6kHz~98kHz,共16種頻率可設(shè)置
6) 鋸齒波頻率范圍: 12kHz~195kHz,共16種頻率可設(shè)置
7)方波頻率范圍:50kHz~237.5kHz,步進(jìn)12.5kHz
3 程序結(jié)構(gòu)框圖說明
信號(hào)發(fā)生器電路程序主要串口通信模塊(uart.v)、方波模塊(square.v)、鋸齒波模塊(sawtooth.v)、三角波模塊(triangle.v)、基帶數(shù)據(jù)模塊(pcm.v)和調(diào)制模塊(modulate.v)組成。
uart.v模塊完成與計(jì)算機(jī)之間的串口通信,接收串口發(fā)出的指令,并將接收到的指令回送至計(jì)算機(jī),驗(yàn)證指令傳輸?shù)恼_性。串口接收的指令送至各信號(hào)波形產(chǎn)生模塊,產(chǎn)生相應(yīng)參數(shù)的信號(hào)波形。
方波模塊(square.v)、鋸齒波模塊(sawtooth.v)、三角波模塊(triangle.v)分別根據(jù)指令參數(shù)產(chǎn)生方波、鋸齒波和三角波信號(hào)?;鶐?shù)據(jù)模塊產(chǎn)生8比特循環(huán)的基帶數(shù)據(jù)11111010,并將基帶數(shù)據(jù)送至調(diào)制模塊modulate.v。modulate.v模塊產(chǎn)生正弦波、ASK、PSK和FSK信號(hào)。
波形輸出選擇控制邏輯根據(jù)串口指令輸出對(duì)應(yīng)的波形信號(hào),經(jīng)信號(hào)處理板上的DA轉(zhuǎn)換及濾波電路后,形成模擬波形輸出。
審核編輯:劉清
-
濾波電路
+關(guān)注
關(guān)注
46文章
638瀏覽量
69751 -
FSK
+關(guān)注
關(guān)注
14文章
114瀏覽量
58434 -
信號(hào)發(fā)生器
+關(guān)注
關(guān)注
28文章
1479瀏覽量
108873 -
串口通信
+關(guān)注
關(guān)注
34文章
1627瀏覽量
55612 -
PSK
+關(guān)注
關(guān)注
1文章
27瀏覽量
20996
原文標(biāo)題:信號(hào)發(fā)生器電路(Quartus/Verilog/CRD500)
文章出處:【微信號(hào):杜勇FPGA,微信公眾號(hào):杜勇FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論