用于無線電通信的曼徹斯特數(shù)據(jù)編碼

曼徹斯特編碼作為低成本數(shù)字數(shù)據(jù)傳輸?shù)恼{(diào)制方案已獲得廣泛認可。這種形式的二進制相移鍵控是一種簡單的方法，用于編碼任意位模式的數(shù)字串行數(shù)據(jù)，沒有任何連續(xù)零或一的長字符串，并將編碼時鐘速率嵌入到傳輸?shù)臄?shù)據(jù)中。

曼徹斯特編碼是二進制相移鍵控（BPSK）的一種形式，作為低成本數(shù)字數(shù)據(jù)射頻（RF）傳輸?shù)恼{(diào)制方案已被廣泛接受。曼徹斯特是一種簡單的方法，用于編碼任意位模式的數(shù)字串行數(shù)據(jù)，而無需任何連續(xù)零或一的長字符串，并將編碼時鐘速率嵌入到傳輸?shù)臄?shù)據(jù)中。這兩個特性使得能夠構(gòu)建低成本數(shù)據(jù)恢復電路，該電路可以解碼具有不精確、低成本、數(shù)據(jù)速率時鐘的發(fā)射器的可變信號強度的傳輸數(shù)據(jù)。

曼徹斯特格式的數(shù)字數(shù)據(jù)編碼將“1”和“0”的二進制狀態(tài)定義為轉(zhuǎn)換而不是靜態(tài)值。有兩種可能的定義（如圖1和圖2所示），它們將邏輯電平交替分配給上升沿和下降沿的兩個可能轉(zhuǎn)換。

圖1.將邏輯二進制數(shù)據(jù)定義為邊轉(zhuǎn)換。

圖2.二進制數(shù)據(jù)作為邊緣轉(zhuǎn)換的替代定義同樣有效。

曼徹斯特編碼數(shù)據(jù)中位的定義可能會變得混亂，因為編碼的每個二進制數(shù)據(jù)位都會在編碼數(shù)據(jù)流中產(chǎn)生兩個明顯的“位”。請記住，編碼數(shù)據(jù)位被定義為轉(zhuǎn)換，很容易看出曼徹斯特數(shù)據(jù)流中沒有位。曼徹斯特編碼的數(shù)據(jù)流確實需要每個轉(zhuǎn)換的兩個級別，因為根據(jù)定義，信息被編碼為低級到高級轉(zhuǎn)換或高級到低級轉(zhuǎn)換。因此，在曼徹斯特對數(shù)據(jù)進行編碼需要兩倍的邏輯級狀態(tài)。但是，短語“曼徹斯特位”的使用仍然存在，在使用術(shù)語“位”來指定它是串行數(shù)據(jù)位還是曼徹斯特編碼位時應(yīng)小心。術(shù)語芯片通常用于描述過渡或邊沿兩側(cè)的水平周期。因此，邏輯電平位的每個曼徹斯特數(shù)據(jù)編碼都需要兩個芯片。示例串行數(shù)據(jù)流如圖3所示。

圖3.使用圖1所示的定義對串行數(shù)據(jù)流進行曼徹斯特編碼。

曼徹斯特編碼的一個關(guān)鍵優(yōu)點是，平均而言，編碼數(shù)據(jù)流的 DC 分量級別為零。無論編碼數(shù)據(jù)流的峰峰值幅度如何，轉(zhuǎn)換始終可以標識為編碼數(shù)據(jù)流在中位數(shù)水平（在本例中為零）上轉(zhuǎn)換的點。低成本數(shù)據(jù)解碼器在稱為數(shù)據(jù)切片器的簡單轉(zhuǎn)換檢測器電路中利用這一特性。數(shù)據(jù)切片器的簡單實現(xiàn)如圖4所示，它使用簡單的比較器對編碼的數(shù)據(jù)流進行解碼或切片。由R1和C1組成的低通濾波器跟蹤輸入串行數(shù)據(jù)流的直流平均值，選擇的時間常數(shù)比串行數(shù)據(jù)芯片速率長得多。C1上的平均電壓為比較器確定負輸入基準值。串行數(shù)據(jù)流也饋送到比較器的正輸入端，因此高于和低于平均值的轉(zhuǎn)換導致比較器輸出在電源電壓上限和下限之間擺動。

圖5顯示了曼徹斯特編碼的串行輸入數(shù)據(jù)流和生成的輸出數(shù)據(jù)流的示例。請注意，在本例中，編碼數(shù)據(jù)流具有與零電平的直流偏移，這在RF接收器中很常見。數(shù)據(jù)切片器有效地將輸入數(shù)據(jù)流轉(zhuǎn)換為在電源軌之間擺動的二進制串行流，這在數(shù)字系統(tǒng)中很常見。這種二進制級恢復使編碼的串行數(shù)據(jù)流適合使用標準數(shù)字電路進行進一步解碼和處理。

圖4.用于恢復二進制邏輯電平的簡單數(shù)據(jù)切片器電路。

圖5所示的示例電路還包括電阻R2和R3，它們?yōu)楸容^器電路中增加的遲滯形成正反饋。遲滯減少了緩慢變化或嘈雜的輸入信號產(chǎn)生的多個邊沿。

圖5.低電平曼徹斯特數(shù)據(jù)流輸入被數(shù)據(jù)切片到邏輯電平輸出。

一旦曼徹斯特編碼的數(shù)據(jù)被數(shù)據(jù)切片成具有恢復邏輯電平電壓的串行數(shù)據(jù)流，數(shù)據(jù)解碼器用于提取編碼的原始串行數(shù)據(jù)信息。通常，數(shù)據(jù)解碼器是運行軟件算法的簡單微控制器，該算法識別邏輯電平之間的二進制轉(zhuǎn)換，為數(shù)據(jù)分配二進制“1”或“0”值。在給定的系統(tǒng)中，微控制器軟件可以預測邏輯電平轉(zhuǎn)換的時序，知道編碼數(shù)據(jù)的近似波特率。這利用了曼徹斯特編碼數(shù)據(jù)的第二個好處——嵌入式波特率時鐘。在接收到的數(shù)據(jù)流接近本底噪聲的情況下（例如，來自遠距離發(fā)射器的低RF信號電平），數(shù)據(jù)切片器輸出上的過渡沿可能具有多個轉(zhuǎn)換?？梢跃帉懳⒖刂破鬈浖惴?，不僅可以預測有效邊沿的時序，還可以抑制在下一個有效邊沿轉(zhuǎn)換時間之前發(fā)生的進一步邊沿。雖然可以實現(xiàn)數(shù)據(jù)解碼器的硬件實現(xiàn)，但電路的復雜性通常與簡單的微控制器相比沒有成本競爭力。此外，微控制器可以執(zhí)行其他功能，例如在接收到某些數(shù)據(jù)時激活數(shù)字輸出，例如在解碼正確的識別鑰匙和控制功能時解鎖車門。

圖6.典型RF曼徹斯特數(shù)據(jù)接收器系統(tǒng)的基本組件。

曼徹斯特數(shù)據(jù)編碼通常被描述為要編碼的串行數(shù)據(jù)和用于建立比特率的時鐘的邏輯組合過程。這種電路的示例如圖7所示。像這樣的電路的一個用途可能是對來自微控制器UART輸出的串行數(shù)據(jù)進行編碼。所示電路省略了所需的功能，這些功能可防止時鐘和數(shù)據(jù)輸入在轉(zhuǎn)換中間邏輯電平狀態(tài)時產(chǎn)生多個邊沿。

圖7.通過異或結(jié)合數(shù)據(jù)速率時鐘和串行數(shù)據(jù)進行曼徹斯特編碼。

然而，用于數(shù)據(jù)編碼的異或定義并不能立即傳達使用微控制器作為圖8所示的發(fā)送器編碼器創(chuàng)建曼徹斯特編碼數(shù)據(jù)流的簡單性，并使用軟件進行編碼和串行數(shù)據(jù)速率時序。這樣，就沒有必要使用帶有硬件UART和外部電路的微控制器來傳輸曼徹斯特編碼的數(shù)據(jù)。微控制器上的內(nèi)部定時器觸發(fā)子程序，根據(jù)正在傳輸?shù)臄?shù)據(jù)更新輸出引腳，從而建立數(shù)據(jù)速率時間。微控制器的時基不必精確，因為編碼數(shù)據(jù)包含有關(guān)解碼接收器使用的嵌入數(shù)據(jù)和時鐘的所有信息。

圖8.微控制器可以使用軟件創(chuàng)建曼徹斯特編碼。

審核編輯：郭婷