在IC驗(yàn)證的產(chǎn)品級(jí)工程中使用機(jī)器學(xué)習(xí)ML方法

由于半導(dǎo)體設(shè)計(jì)的復(fù)雜性、規(guī)模和任務(wù)關(guān)鍵型操作的增加，集成電路驗(yàn)證要求也隨之大幅擴(kuò)展。

對(duì)于SPICE 級(jí)別的驗(yàn)證，ML 方法提供了一種強(qiáng)大的手段來(lái)克服傳統(tǒng)暴力窮舉蒙特卡羅方法的局限性。

除了以大幅縮短的運(yùn)行時(shí)間實(shí)現(xiàn) SPICE 驗(yàn)證之外，還有幾個(gè)主要因素決定了 ML 解決方案是否可以投入生產(chǎn)：可驗(yàn)證性、準(zhǔn)確性、通用性、穩(wěn)健性和可用性。

ML 解決方案可以分為 0 級(jí)（無(wú) ML）到 4 級(jí)（完全產(chǎn)品級(jí)就緒）。

為實(shí)現(xiàn)更高級(jí)別的 ML 能力，所需要的研發(fā)工作量和生產(chǎn)測(cè)試相比前一個(gè)級(jí)別呈指數(shù)式增加。

圖 1. 采用 Solido 機(jī)器學(xué)習(xí)的 3 級(jí) ML 能力。

支持 ML 的解決方案 Solido High-Sigma Verifier 是Solido Variation Designer 的一部分，能夠以少幾個(gè)數(shù)量級(jí)的仿真運(yùn)行時(shí)間提供與完全暴力窮舉法一樣準(zhǔn)確的 4、5、6+ sigma 驗(yàn)證結(jié)果。

High-Sigma Verifier 使設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)能夠提高驗(yàn)證精度和覆蓋率，同時(shí)顯著縮短設(shè)計(jì)計(jì)劃時(shí)間。

High-Sigma Verifier 是 3 級(jí) ML 算法設(shè)計(jì)的一個(gè)例子，通過(guò)大規(guī)模生產(chǎn)使用和迭代改進(jìn)，它正在迅速接近 4 級(jí)。

審核編輯：劉清