模數(shù)轉(zhuǎn)換器架構(gòu)

集成模數(shù)轉(zhuǎn)換器（ADC）可提供高分辨率模數(shù)轉(zhuǎn)換，并具有良好的噪聲抑制性能。這些ADC非常適合對(duì)低帶寬信號(hào)進(jìn)行數(shù)字化處理，并用于數(shù)字萬(wàn)用表和面板表等應(yīng)用。它們通常包括LCD或LED驅(qū)動(dòng)器，無(wú)需微控制器主機(jī)即可獨(dú)立使用。以下文章介紹了集成ADC的工作原理。討論包括單坡、雙坡和多坡轉(zhuǎn)換。此外，還將討論對(duì)集成架構(gòu)的深入分析。最后，與其他ADC架構(gòu)進(jìn)行比較將有助于理解和選擇集成ADC。

集成模數(shù)轉(zhuǎn)換器（ADC）可提供高分辨率，并可提供良好的線路頻率和噪聲抑制。從無(wú)處不在的 7106 開(kāi)始，這些轉(zhuǎn)換器已經(jīng)存在了相當(dāng)長(zhǎng)的一段時(shí)間。集成架構(gòu)提供了一種新穎而直接的方法，將低帶寬模擬信號(hào)轉(zhuǎn)換為其數(shù)字表示。這些類型的轉(zhuǎn)換器通常包括用于LCD或LED顯示器的內(nèi)置驅(qū)動(dòng)器，可用于許多便攜式儀器應(yīng)用，包括數(shù)字面板表和數(shù)字萬(wàn)用表。

單斜率ADC架構(gòu)

最簡(jiǎn)單的積分ADC采用單斜率架構(gòu)（圖1a和1b）。這里對(duì)未知輸入電壓進(jìn)行積分，并將該值與已知參考值進(jìn)行比較。積分器跳閘比較器所需的時(shí)間與未知電壓成正比（T國(guó)際/V在).在這種情況下，已知的基準(zhǔn)電壓必須穩(wěn)定且準(zhǔn)確，以保證測(cè)量的準(zhǔn)確性。

圖 1a 和 1b. 單坡架構(gòu)。

這種方法的一個(gè)缺點(diǎn)是精度還取決于積分器R和C值的容差。因此，在生產(chǎn)環(huán)境中，每個(gè)組件值的微小差異會(huì)改變轉(zhuǎn)換結(jié)果，并使測(cè)量可重復(fù)性難以實(shí)現(xiàn)。為了克服這種對(duì)分量值的敏感性，使用了雙斜率積分架構(gòu)。

雙斜率ADC架構(gòu)

雙斜率ADC （DS-ADC）集成了一個(gè)未知輸入電壓（V在） 固定時(shí)間量 （T國(guó)際），然后“去積分”（T德因特） 使用已知基準(zhǔn)電壓 （V裁判） 的時(shí)間量可變（參見(jiàn)圖 2）。

圖2.雙斜率集成。

與單斜率相比，這種架構(gòu)的主要優(yōu)勢(shì)在于最終轉(zhuǎn)換結(jié)果對(duì)分量值中的誤差不敏感。也就是說(shuō)，在積分周期中由組件值引入的任何錯(cuò)誤都將在去積分階段被抵消。以等式形式：

Vin × TINT = VREF × TDEINT

或

TDEINT = TINT × (VIN / VREF)

從這個(gè)方程中，我們可以看到解積分時(shí)間與V的比率成正比在, 5裁判.雙斜率轉(zhuǎn)換器的完整框圖如圖3所示。

圖3.雙斜率轉(zhuǎn)換器。

例如，要獲得 10 位分辨率，您需要積分 1024 （210） 時(shí)鐘周期，然后解體最多 1024 個(gè)時(shí)鐘周期（最大轉(zhuǎn)換為 2 × 210周期）。要獲得更高的分辨率，請(qǐng)?jiān)黾訒r(shí)鐘周期數(shù)。轉(zhuǎn)換時(shí)間和分辨率之間的這種權(quán)衡是此實(shí)現(xiàn)所固有的。通過(guò)適度的電路變化，可以加快給定分辨率的轉(zhuǎn)換時(shí)間。不幸的是，所有改進(jìn)都將一些精度轉(zhuǎn)移到匹配、外部元件、電荷注入等方面。換句話說(shuō)，所有加速技術(shù)都有更大的誤差預(yù)算。即使在圖1所示的簡(jiǎn)單轉(zhuǎn)換器中，也有許多潛在的誤差源需要考慮（電源抑制[PSR]、共模抑制[CMR]、有限增益、過(guò)壓?jiǎn)栴}、積分器飽和、比較器速度、比較器振蕩、“翻轉(zhuǎn)”、介電吸收、電容漏電流、寄生電容、電荷注入等）。

多斜率積分ADC

雙斜率架構(gòu)的正常分辨率限值基于誤差比較器的速度（這假設(shè)通過(guò)設(shè)計(jì)高直流增益以及緩沖器、積分器和比較器的高PSR和CMR，系統(tǒng)直流誤差已降至最低）。對(duì)于20位轉(zhuǎn)換器（大約百萬(wàn)分之一）和1MHz時(shí)鐘，轉(zhuǎn)換時(shí)間約為1秒。誤差比較器看到的斜坡速率約為2V/26除以 1 微秒。這大約是 2 微伏/微秒。在如此小的壓擺率下，誤差比較器將允許積分器遠(yuǎn)遠(yuǎn)超出其跳變點(diǎn)相當(dāng)多。這種過(guò)沖（在積分器輸出端測(cè)量）稱為“殘余”。這種蠻力技術(shù)不太可能實(shí)現(xiàn) 20 位轉(zhuǎn)換器。

相反，我們可以轉(zhuǎn)換前 10 個(gè)最高有效位（一個(gè)積分/去積分周期），然后將殘差放大 25，然后再次分解，然后將殘基放大 25，然后最后一次分解。如果殘余被正確放大（即電荷注入和其他誤差很?。?，這種技術(shù)在提高分辨率和減少轉(zhuǎn)換時(shí)間方面可以非常強(qiáng)大。注意實(shí)際讀數(shù)為：（第一次解整時(shí)間之和×210） 減去（第二次解整時(shí)間之和× 25） 加（第三次解整時(shí)間之和× 20).

深入的架構(gòu)分析

自動(dòng)歸零

在前面的分析中，我們假設(shè)了一個(gè)理想的轉(zhuǎn)換器。在實(shí)際應(yīng)用中，電路將具有隨時(shí)間和溫度漂移的失調(diào)。為了將這種影響降至最低，雙斜率轉(zhuǎn)換器采用自穩(wěn)零相位。在自動(dòng)歸零期間，緩沖運(yùn)算放大器、積分器和比較器的失調(diào)電壓被測(cè)量并存儲(chǔ)在一個(gè)外部電容上。因此，積分周期實(shí)際上從歸零偏移開(kāi)始。

線路抑制

DS-ADC最吸引人的特性之一是它能抑制不需要的50/60Hz信號(hào)。如果積分周期持續(xù)的時(shí)間正好是T，則N×1/T的所有頻率都被完全拒絕（理論上）。因此，對(duì)于 T = 100ms，10Hz 的倍數(shù)被拒絕。這種抑制的實(shí)際限制是由于積分器的有限擺動(dòng)（因?yàn)槲覀儾幌Ｍ柡停┖?0/60Hz頻率本身不可避免的“擺動(dòng)”。在很長(zhǎng)一段時(shí)間內(nèi)，可以平均50/60Hz以獲得極其精確的時(shí)基。然而，在很短的時(shí)間內(nèi)，它抖動(dòng)了幾赫茲。這將實(shí)際線路抑制限制在約40-60dB。

誤差預(yù)算分析

DS-ADC在誤差預(yù)算中有幾個(gè)術(shù)語(yǔ)。這主要是由于它們所針對(duì)的高精度。

放大器必須具有高共模抑制（CMR）、電源抑制（PSR）和高有限增益（以便緩沖器能夠充分驅(qū)動(dòng)其阻性負(fù)載，積分器可以充分驅(qū)動(dòng)其容性負(fù)載）。滿量程積分電流 [V在（最大） / R國(guó)際]通常為20-100微安。該值是低功耗和克服印刷電路板漏電流影響之間的權(quán)衡。一些工程師已經(jīng)為這些運(yùn)算放大器嘗試了B類放大器，以節(jié)省電源電流。但是，必須仔細(xì)分析不可避免的交叉失真，因?yàn)樗苋菀状笥谒衅渌`差。

比較器需要在時(shí)鐘周期的幾分之一內(nèi)響應(yīng)相當(dāng)小的信號(hào)。信號(hào)取決于分解過(guò)程中的壓擺率（I / C = V裁判/ （R國(guó)際× C國(guó)際)).隨著分辨率的提高，該信號(hào)可以是亞毫伏/微秒。必須盡量減少意外滯后，因?yàn)檫@會(huì)導(dǎo)致“翻轉(zhuǎn)”。翻轉(zhuǎn)定義為接近正滿量程讀數(shù)和接近負(fù)滿量程讀數(shù)之間的差異。該參數(shù)通常在DS數(shù)據(jù)手冊(cè)電氣規(guī)格中指定，只需施加滿量程正電壓，然后施加滿量程負(fù)電壓，然后添加結(jié)果即可進(jìn)行測(cè)試。

減少誤差的最有用技術(shù)之一是通過(guò)短路輸入端子并進(jìn)行測(cè)量來(lái)實(shí)現(xiàn)。如果ADC設(shè)計(jì)使用上/下計(jì)數(shù)器作為累加器，則可以很容易地從輸入信號(hào)中減去測(cè)量誤差（V在） 轉(zhuǎn)換結(jié)果。這種技術(shù)并不總是可以接受的，因?yàn)槿绻诿看无D(zhuǎn)換之前進(jìn)行校準(zhǔn)，轉(zhuǎn)換時(shí)間會(huì)加倍。但是，它可以校正的誤差遠(yuǎn)不止失調(diào)誤差（例如內(nèi)部比較器的延遲、電荷注入等）。

外部組件

用戶必須為IC提供電阻（用于將輸入電壓轉(zhuǎn)換為電流）、積分器電容器和自動(dòng)歸零電容器。兩種電容器都需要出色的DA（介電吸收）。圖4所示的積分器電容器模型顯示了由高值串聯(lián)R'C'元件（由電介質(zhì)松弛引起）與主電容器并聯(lián)的電容器。這些串聯(lián)RC元件使電容器的行為就像它有“記憶”一樣。例如，假設(shè)一個(gè)電容器無(wú)限期地充電到 1.000 伏，然后短路 10 個(gè)時(shí)間常數(shù)（SW1 移動(dòng)到位置 1）。當(dāng)開(kāi)關(guān)移動(dòng)到位置 3 時(shí)，由于“記憶”效應(yīng)，電容器“松弛”到零伏以外的電壓。這種現(xiàn)象最終限制了轉(zhuǎn)換器的精度、分辨率和階躍響應(yīng)。

圖4.積分電容器的型號(hào)。

與其他ADC架構(gòu)的比較

現(xiàn)在，我們將研究積分ADC與SAR和Σ-Δ型ADC的對(duì)比。閃存和流水線ADC架構(gòu)將被忽略，因?yàn)樗鼈兒苌伲ㄈ绻械脑挘┡c速度較慢的積分架構(gòu)競(jìng)爭(zhēng)。

連續(xù)近似寄存器 （SAR） ADC 的比較

SAR 和集成架構(gòu)都能很好地處理低帶寬信號(hào)。SAR ADC具有更寬的帶寬范圍，因?yàn)樗鼈兛梢暂p松地以低MHz范圍內(nèi)的速度轉(zhuǎn)換信號(hào)，而積分架構(gòu)限制在約100個(gè)樣本/秒。兩種架構(gòu)均具有低功耗。由于SAR ADC可以在兩次轉(zhuǎn)換之間關(guān)斷，因此有效功耗與積分ADC相似（一階）。兩個(gè)轉(zhuǎn)換器之間最大的區(qū)別在于共模抑制和所需的外部元件數(shù)量。由于用戶設(shè)置了積分時(shí)間，因此可以有效地切出不需要的頻率，例如50Hz或60Hz。SAR ADC 不允許這樣做。此外，由于積分基本上是一種平均方法，因此積分ADC通常具有更好的噪聲性能。SAR ADC具有代碼邊緣噪聲，與積分ADC相比，轉(zhuǎn)換后的雜散噪聲對(duì)SAR ADC的不利影響更大。

積分ADC可輕松轉(zhuǎn)換低電平信號(hào)。由于積分器斜坡由積分電阻的值設(shè)置，因此將輸入信號(hào)范圍與ADC匹配相當(dāng)容易。大多數(shù)SAR期望ADC輸入端出現(xiàn)大信號(hào)。因此，對(duì)于?。磎V）信號(hào)，需要前端信號(hào)調(diào)理電路。

與SAR相比，積分ADC需要更多的外部元件。SAR通常需要幾個(gè)旁路電容。積分ADC需要一個(gè)良好的積分電容和基準(zhǔn)電容，以及一個(gè)低漂移積分電阻。此外，基準(zhǔn)電壓通常是非標(biāo)準(zhǔn)值（如100mV或409.6mV），因此經(jīng)常使用基準(zhǔn)分壓器電路。

與Σ-Δ型ADC的比較

Σ-Δ型ADC使用過(guò)采樣來(lái)獲得非常高的分辨率。它還允許低MHz范圍內(nèi)的輸入帶寬。與集成ADC一樣，這種架構(gòu)具有出色的線路抑制性能。它還提供了一種非常低功耗的解決方案，并允許轉(zhuǎn)換低電平信號(hào)。與積分ADC不同，Σ-Δ不需要任何外部元件。此外，由于其數(shù)字架構(gòu)，它不需要調(diào)整或校準(zhǔn)。由于過(guò)采樣特性以及Σ-Δ包括數(shù)字濾波器的事實(shí)，前端通常不需要抗混疊濾波器。Σ-Δ轉(zhuǎn)換器通常提供16位至24位分辨率，而集成ADC則以12位至16位范圍為目標(biāo)。由于其簡(jiǎn)單的架構(gòu)和成熟度，集成ADC相當(dāng)便宜，特別是在12位電平。但是，在16位時(shí)，Σ-Δ也提供了一種低成本的解決方案。

審核編輯：郭婷