0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用時間交錯數(shù)據(jù)轉(zhuǎn)換器倍增采樣率

星星科技指導員 ? 來源:ADI ? 作者:ADI ? 2023-02-24 17:16 ? 次閱讀

交錯多個模數(shù)轉(zhuǎn)換器ADC)通常是為了提高轉(zhuǎn)換器的有效采樣速率,特別是當沒有或只有少數(shù)現(xiàn)成的ADC可以滿足此類應(yīng)用所需的采樣、線性度和交流要求時。然而,時間交錯數(shù)據(jù)轉(zhuǎn)換器并非易事,因為即使使用完全線性的元件,增益/失調(diào)失配和時序誤差也會導致輸出頻譜中出現(xiàn)不希望的雜散。以下文章提供了有關(guān)時間交錯模數(shù)轉(zhuǎn)換器的理論方法以及設(shè)計人員在構(gòu)建時間交錯系統(tǒng)時通常遇到的障礙類型(以及如何補償這些障礙)的寶貴見解。

當今數(shù)據(jù)采集系統(tǒng)的快速變化正在推動半導體數(shù)據(jù)轉(zhuǎn)換器制造商提供更高水平的分辨率、時鐘速度和動態(tài)性能。由于這些要求并不總是通過單個芯片來滿足,因此它們需要系統(tǒng)設(shè)計人員的創(chuàng)造力。

對現(xiàn)有的一組高速ADC進行時間交錯可以使系統(tǒng)的采樣速度成倍增加,但在更高的采樣速度下,這將成為一件棘手而復雜的苦差事。以下討論有助于深入了解這種技術(shù),涵蓋此類設(shè)計的積極和消極方面,并為高速數(shù)據(jù)采集系統(tǒng)中多個ADC的成功交錯提供了有價值的理論。

什么是時間交錯?

對于超高速應(yīng)用,時間交錯通過并行操作兩個或多個數(shù)據(jù)轉(zhuǎn)換器來提高系統(tǒng)的整體采樣速度。這聽起來合理而直接,但實際上需要付出更多的努力,而不僅僅是并聯(lián)兩個ADC。在詳細討論這種安排之前,請比較時間交錯系統(tǒng)的采樣速率與單個轉(zhuǎn)換器的采樣速率。根據(jù)經(jīng)驗,并行操作N個ADC會使系統(tǒng)的采樣速率提高約N倍。因此,承載N ADC的交錯系統(tǒng)的采樣(時鐘)頻率1;可以描述如下:

poYBAGP4gGOAU22YAAABkdPIG84903.gif

圖1中的簡化框圖顯示了一個單通道、時間交錯式DAQ系統(tǒng),其中兩個ADC使系統(tǒng)的采樣速率加倍。這個比率(fSYSTEM_CLK) 是速率為 f 的兩倍的時鐘信號CLK1= fCLK2.因為 fCLK1相對于 f 延遲CLK2到 f 的周期SYSTEM_CLK,兩個ADC交替對模擬輸入信號進行采樣,產(chǎn)生等于fSYSTEM_CLK.每個轉(zhuǎn)換器的工作采樣頻率只有采樣頻率的一半。

pYYBAGP4gGOAVVwlAAAQYBtW2Ac662.gif

圖1.該簡化框圖描述了一個用于高速數(shù)據(jù)采集的兩步、時間交錯式ADC系統(tǒng)。

時間交錯如何工作?

典型的時間交錯系統(tǒng)可以通過分析N位兩步閃存轉(zhuǎn)換器的操作來解釋。時鐘速度大于幾百兆赫茲的ADC通常具有多步2時間交錯架構(gòu),而不是單步直接轉(zhuǎn)換(純閃存)架構(gòu)(有關(guān)閃存轉(zhuǎn)換的討論,請參閱附錄)。

為了提高比較器已經(jīng)以最大速度運行的ADC的采樣速率,必須擴展上(粗)和下(細)量化器模塊的數(shù)量。這可以通過實施一個 N 位粗 ADC 和兩個時間交錯的 N 位精細 ADC 來實現(xiàn)(圖 2)。粗量化器 CQ 確定數(shù)字輸出的上位 (MSB),精細量化器 FQ1 和 FQ2 設(shè)置數(shù)字輸出的下位 (LSB)。

poYBAGP4gGSANTnmAAAR5dbuw-4107.gif

圖2.時間交錯兩步閃光燈轉(zhuǎn)換器的原理。

CQ和FQ1模塊在第一個采樣步驟中都連接到輸入端子,但當時只有粗量化器采樣和數(shù)字化。在第二步中,F(xiàn)Q1 和 FQ2 使用來自粗量化器的信息來生成參考水平,使它們能夠執(zhí)行精細量化。LSB在采樣和使用粗量化器執(zhí)行轉(zhuǎn)換期間進行數(shù)字化,并在第二次采樣時發(fā)生交錯。

當?shù)谝粋€采樣和轉(zhuǎn)換過程完成后,輸入由CQ和FQ2進行采樣和數(shù)字化。FQ2 正在處理第二個樣本,而 CQ 正在處理第三次采樣。第二個樣品量化完成后,第三個樣品由FQ1轉(zhuǎn)換。粗量化器始終進行采樣和轉(zhuǎn)換,但精細量化器(FQ1 和 FQ2)以交替的周期進行采樣和數(shù)字化。一遍又一遍地重復,此過程大約使兩步ADC系統(tǒng)的整體采樣速度翻倍。

時間交錯時應(yīng)考慮什么?

突破交錯式ADC的工作極限可能非常有吸引力,但在將該方法轉(zhuǎn)化為成功的實驗之前,必須考慮各種限制和考慮因素。

帶寬限制:

要求更高采樣速度的應(yīng)用通常處理更高頻率的輸入音,因此輸入帶寬為采樣速度一半的數(shù)據(jù)轉(zhuǎn)換器不適合交錯。幸運的是,大多數(shù)高速數(shù)據(jù)轉(zhuǎn)換器都包括采樣/保持(T/H)放大器,其全功率和小信號帶寬明顯高于奈奎斯特(f樣本/2)標準。

失調(diào)和增益誤差:

不同ADC中失調(diào)和增益的通道間匹配不會進行修整,因此ADC之間的增益和失調(diào)失配是時間交錯系統(tǒng)中值得關(guān)注的參數(shù)。如果一個ADC顯示失調(diào),另一個ADC顯示增益誤差,則數(shù)字化信號不僅表示原始輸入信號,還表示數(shù)字域中的不需要的錯誤。失調(diào)差異會導致數(shù)字化信號中的信號相移,增益失配表現(xiàn)為信號幅度的差異。因此,對于交錯設(shè)計,應(yīng)選擇具有集成增益和失調(diào)校正功能的ADC,或包括允許校正這些失配的外部電路。

非線性:

積分非線性(INL)被描述為實際傳遞函數(shù)與直線的偏差,以LSB或滿量程范圍的百分比(%FSR)為單位。對于單個ADC,±1LSB的INL誤差很常見,但在交錯系統(tǒng)中,這種誤差很容易加倍,導致輸出代碼誤差類似于上述失調(diào)和增益問題。非線性的出現(xiàn)會給系統(tǒng)帶來失真,從而降低動態(tài)參數(shù),如信噪比和失真比(SINAD)和有效位數(shù)(ENOB)。

時鐘相位抖動和噪聲:

用作系統(tǒng)時鐘的信號應(yīng)具有盡可能低的相位噪聲。

采用二分頻配置的 D 型觸發(fā)器可降低對精確 50% 占空比的嚴格要求。應(yīng)選擇與信號源的頻率范圍、幅度和壓擺率相稱的時鐘電路。數(shù)字化信號的低壓擺率放寬了時鐘的抖動要求。但是,如果此壓擺率較大,則必須將時鐘抖動降至最低。對于滿量程幅度正弦輸入信號,僅由時鐘抖動引起的最大建議信噪比 (SNR) 為

pYYBAGP4gGSAHYYSAAAB1mS8VoU659.gif

上述大多數(shù)誤差都可以通過時域校準程序、仔細的電路設(shè)計和布局、合適的數(shù)據(jù)轉(zhuǎn)換器選擇和數(shù)字后處理來克服。不幸的是,這種方法很復雜,需要額外的成本、冗長的校準和數(shù)學分析。

應(yīng)用

通過評估和分析實際電路的性能,我們可以確認這里提出的理論方法。例如,圖3所示的測試設(shè)置基于使用兩塊MAX1444評估板3來自模擬。MAX1444提供Analog新型40位+10.3V單電源高速數(shù)據(jù)轉(zhuǎn)換器系列中最低速度等級(3Msps)。由于兩個現(xiàn)成的測試板極不可能精確匹配,因此在將信號源(時鐘和模擬輸入信號發(fā)生器)連接到電路板時要小心:

模擬和時鐘輸入必須按照評估套件的規(guī)定進行阻抗匹配。

為避免進一步不匹配,從信號源到電路板的電纜長度必須相同。

端接電阻應(yīng)緊密匹配以避免反射。

時鐘和模擬輸入信號源發(fā)生器必須鎖相才能正常工作。

poYBAGP4gGWAVNc8AAAYzmgNQpc274.gif

圖3.可以設(shè)置測試兩個MAX1444評估板是否適合用于時間交錯系統(tǒng)。

附錄

閃光轉(zhuǎn)換

基于直接變頻或閃存架構(gòu)的ADC速度極快,可直接執(zhí)行多位轉(zhuǎn)換。然而,為了管理所需的大量比較器和基準電壓,需要密集的模擬設(shè)計。具有N位分辨率的純閃存轉(zhuǎn)換器具有2N-1個并聯(lián)的比較器。這些比較器的基準電壓由電阻網(wǎng)絡(luò)設(shè)置,間隔為1LSB = V司 司長/2N分開,其中 V司 司長表示轉(zhuǎn)換器的滿量程輸入范圍及其分辨率。

輸入電壓的變化通常會在多個比較器輸出中產(chǎn)生狀態(tài)變化。這些輸出變化組合在一個編碼器邏輯單元 (2N-1-to-N 編碼器),從轉(zhuǎn)換器產(chǎn)生并行 N 位輸出。盡管閃存轉(zhuǎn)換器是最快的類型,但它們的分辨率4通常受芯片尺寸、輸入電容和大量內(nèi)部高速比較器引入的功耗的限制。此外,閃存轉(zhuǎn)換器的重復結(jié)構(gòu)要求并聯(lián)比較器部分之間精確匹配,因為任何不匹配都可能導致靜態(tài)誤差(例如,輸入失調(diào)電壓增加)。

閃存ADC也容易產(chǎn)生零星和不穩(wěn)定的輸出,稱為“閃光碼”。閃光碼有兩個主要來源:亞穩(wěn)態(tài)在 2N-1 個比較器和“溫度計代碼氣泡”。不匹配的比較器延遲可能會將邏輯 1 變?yōu)?0(反之亦然),導致在其他正常溫度計代碼中出現(xiàn)“氣泡”。由于ADC的編碼器單元無法檢測到此錯誤,因此它會生成一個亂序代碼,顯示為“閃光”輸出。然而,大多數(shù)新的數(shù)據(jù)轉(zhuǎn)換器設(shè)計通過支持比較器陣列和帶有附加鎖存器的編碼邏輯來最大限度地減少或完全消除這些問題。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 轉(zhuǎn)換器
    +關(guān)注

    關(guān)注

    27

    文章

    8703

    瀏覽量

    147182
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6498

    瀏覽量

    544659
  • 比較器
    +關(guān)注

    關(guān)注

    14

    文章

    1651

    瀏覽量

    107220
收藏 人收藏

    評論

    相關(guān)推薦

    基于LabVIEW的數(shù)據(jù)采集中德采樣率、每通道的采樣數(shù)和采樣數(shù)據(jù)用時間是什么關(guān)系

    本帖最后由 skyfly2014 于 2015-6-26 21:25 編輯 基于LabVIEW的數(shù)據(jù)采集中的采樣率、每通道的采樣數(shù)跟采集完一組數(shù)據(jù)
    發(fā)表于 06-26 20:38

    兩個通道同時使用時DSOX3102A的采樣率會有交錯嗎?

    嗨,我想知道兩個通道同時使用時DSOX3102A的采樣率。會有任何交錯嗎? RGDS 以上來自于谷歌翻譯 以下為原文Hi, I would like to know the sampling
    發(fā)表于 03-11 15:24

    怎樣進行音頻采樣率轉(zhuǎn)換?

    怎樣進行音頻采樣率轉(zhuǎn)換?用FPGA實現(xiàn)音頻頻率的采樣率轉(zhuǎn)換器存在哪些問題?
    發(fā)表于 04-08 07:01

    用于實現(xiàn)12.8GSPS采樣率交錯射頻采樣模數(shù)轉(zhuǎn)換器的實用示例

    描述此參考設(shè)計提供了一個用于實現(xiàn) 12.8GSPS 采樣率交錯射頻采樣模數(shù)轉(zhuǎn)換器 (ADC) 的實用示例。這可通過對兩個射頻采樣 ADC
    發(fā)表于 09-15 06:46

    ADS5485 采樣率200MSPS 16位單通道模數(shù)轉(zhuǎn)換器

    ADS5485 采樣率200MSPS 16位單通道模數(shù)轉(zhuǎn)換器(ADC)芯片 日前,德州儀器(TI)宣布推出采樣率200MSPS 的業(yè)界首款 16 位單通道模數(shù)轉(zhuǎn)換器 (ADC),從而
    發(fā)表于 09-25 07:57 ?1918次閱讀

    AD1896:192 KHz立體聲異步采樣率轉(zhuǎn)換器數(shù)據(jù)

    AD1896:192 KHz立體聲異步采樣率轉(zhuǎn)換器數(shù)據(jù)
    發(fā)表于 04-20 14:52 ?2次下載
    AD1896:192 KHz立體聲異步<b class='flag-5'>采樣率</b><b class='flag-5'>轉(zhuǎn)換器</b><b class='flag-5'>數(shù)據(jù)</b>表

    異步采樣率轉(zhuǎn)換器(ASRC)-下載生產(chǎn)代碼

    異步采樣率轉(zhuǎn)換器(ASRC)-下載生產(chǎn)代碼
    發(fā)表于 06-04 11:46 ?2次下載
    異步<b class='flag-5'>采樣率</b><b class='flag-5'>轉(zhuǎn)換器</b>(ASRC)-下載生產(chǎn)代碼

    異步采樣率轉(zhuǎn)換器(ASRC)

    異步采樣率轉(zhuǎn)換器(ASRC)
    發(fā)表于 06-07 17:38 ?37次下載
    異步<b class='flag-5'>采樣率</b><b class='flag-5'>轉(zhuǎn)換器</b>(ASRC)

    基于ADSP-2136x SHARC?處理的EE-268異步采樣率轉(zhuǎn)換器編程

    基于ADSP-2136x SHARC?處理的EE-268異步采樣率轉(zhuǎn)換器編程
    發(fā)表于 06-18 08:06 ?2次下載
    基于ADSP-2136x SHARC?處理<b class='flag-5'>器</b>的EE-268異步<b class='flag-5'>采樣率</b><b class='flag-5'>轉(zhuǎn)換器</b>編程

    淺談模數(shù)轉(zhuǎn)換器(ADC)的時間交錯

    模數(shù)轉(zhuǎn)換器(ADC)的時間交錯是一種根據(jù)并行應(yīng)用數(shù)個ADC來提升 整體化系統(tǒng)采樣率的方式??简炄Q于處置各種ADC之間的失配,尤其是在較高頻率下。
    發(fā)表于 10-11 11:15 ?1020次閱讀

    用于實現(xiàn)12.8GSPS采樣率交錯射頻采樣模數(shù)轉(zhuǎn)換器示例

    電子發(fā)燒友網(wǎng)站提供《用于實現(xiàn)12.8GSPS采樣率交錯射頻采樣模數(shù)轉(zhuǎn)換器示例.zip》資料免費下載
    發(fā)表于 09-06 14:30 ?4次下載
    用于實現(xiàn)12.8GSPS<b class='flag-5'>采樣率</b>的<b class='flag-5'>交錯</b>射頻<b class='flag-5'>采樣</b>模數(shù)<b class='flag-5'>轉(zhuǎn)換器</b>示例

    解密模數(shù)轉(zhuǎn)換器的分辨采樣率

    分辨采樣率是選擇模數(shù)轉(zhuǎn)換器 (ADC) 時要考慮的兩個重要因素。為了充分理解這些,必須在一定程度上理解量化和奈奎斯特準則等概念。 在選擇模數(shù)轉(zhuǎn)換器 (ADC) 的過程中要考慮
    發(fā)表于 02-17 09:49 ?1817次閱讀
    解密模數(shù)<b class='flag-5'>轉(zhuǎn)換器</b>的分辨<b class='flag-5'>率</b>和<b class='flag-5'>采樣率</b>

    adc采樣率和帶寬的關(guān)系

    adc采樣率和帶寬的關(guān)系 ADC(Analog-to-Digital Converter),即模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器,是將模擬信號轉(zhuǎn)換成數(shù)字信號的重要器件。其中,采樣率和帶寬是ADC性能參數(shù)
    的頭像 發(fā)表于 09-12 10:51 ?1.5w次閱讀

    什么是示波器的實時采樣率?什么是示波器的等效時間采樣?

    什么是示波器的實時采樣率? 什么是示波器的等效時間采樣? 示波器是一種測試儀器,用于顯示波形和信號的性質(zhì)。實時采樣率是指示波器在一個時間單位
    的頭像 發(fā)表于 10-17 16:16 ?2063次閱讀

    位深和采樣率在數(shù)采系統(tǒng)中的作用詳解

    數(shù)據(jù)采集系統(tǒng)中,位深和采樣率是描述模數(shù)轉(zhuǎn)換器(ADC)性能的重要參數(shù)。位深是指模數(shù)轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字信號時使用的二進制位數(shù)。
    的頭像 發(fā)表于 10-30 14:45 ?362次閱讀
    位深和<b class='flag-5'>采樣率</b>在數(shù)采系統(tǒng)中的作用詳解