高速數(shù)字電路設(shè)計規(guī)則十七條

隨著信號速率的提升，電子產(chǎn)品設(shè)計也是越來越復(fù)雜。無論設(shè)計的能力有多強、設(shè)計經(jīng)驗多豐富，總會出現(xiàn)一些意向不到的問題。所以很多公司，都會有一些設(shè)計規(guī)則，讓大家在設(shè)計中有據(jù)可依，也可以在設(shè)計完成之后作為checklist，一步一步的檢查。下面列舉了一些在信號完整性以及電源完整性中需要檢查的點。

1、阻抗是否滿足設(shè)計要求，這主要根據(jù)傳輸線的結(jié)構(gòu)檢查確認。不同的總線有不一樣的需求。

2、高速信號線不要跨分割布線。

3、拓撲結(jié)構(gòu)是否滿足設(shè)計要求，對于SerDes總線，基本都是采用的點對點的設(shè)計結(jié)構(gòu)，但是對于Memory，會涉及到T-type和Fly-by結(jié)構(gòu)的選擇，以及拓撲結(jié)構(gòu)中每一段傳輸線的結(jié)構(gòu)。

4、差分對內(nèi)等長是否滿足要求。對于速率特別高的總線，盡量滿足等相位或者等時的要求。

5、對于特定的總線，其對與對之間等長是否滿足要求。

6、高速信號網(wǎng)絡(luò)不要布在板邊，在比較大的散熱通道附近也不要有高速信號線。

7、信號線與信號之間的距離是否足夠大，使串?dāng)_足夠小。

8、如果要給高速信號網(wǎng)絡(luò)包地線保護，那么要有足夠的距離(3W)，避免因為包地導(dǎo)致新的信號完整性問題。

9、發(fā)送端與接收端的信號線距離盡量遠，能分層布線最好。

10、在高速電路的PCB板中不要出現(xiàn)浮銅，要么去掉，要么在浮銅上加GND via。

11、高速信號網(wǎng)絡(luò)的via不易過多，一般除了BGA或者Connector處，其它區(qū)域不超過1個，最差不超過2個via，同時要優(yōu)化via到比較合適的大小。

12、觀察高速信號的stub是否足夠短，是否需要使用Back-drill。

13、高速信號線在換層時，其via附近是否有伴隨GND Via。

14、如果信號線有冗余設(shè)計，要確保傳輸線的stub要足夠短，盡量減少信號完整性問題。

15、電源平面的設(shè)計是否滿足通流的要求。

16、去耦電容的擺放是否合適，一般都是越小容量的電容越靠近芯片的擺放。

17、去耦電容的出線是否滿足短而粗的要求。

以上只是之前做產(chǎn)品時做的關(guān)于高速產(chǎn)品設(shè)計簡單SI部分的checklist。對于具體的產(chǎn)品和總線都有布線和結(jié)構(gòu)等具體的要求。

不管是設(shè)計工具，還是仿真工具都在朝著越來越方便高效的方向發(fā)展。這樣工程師在設(shè)計過程中都可以方便地使用工具進行仿真驗證并檢查設(shè)計的是否滿足要求。

審核編輯：湯梓紅