高精度寬帶寬電流測量信號鏈的實例介紹

為數(shù)據(jù)處理、網(wǎng)絡(luò)、便攜式、可穿戴和其他計算應用設(shè)計并優(yōu)化電源解決方案，需要對電壓和電流進行精確、寬帶、高動態(tài)范圍的測量。系統(tǒng)可能包含一個、數(shù)十個或數(shù)百個中央處理單元(CPU)、圖形處理單元 (GPU)、網(wǎng)絡(luò)接口、存儲硬件和各種支持電路。

為了響應不斷變化的系統(tǒng)需求，這些電路可能在幾微秒內(nèi)從消耗數(shù)微安電流的空閑狀態(tài)轉(zhuǎn)換到消耗數(shù)百安培電流的滿載狀態(tài)。此外，自動測試設(shè)備(ATE)測試解決方案和功率分析儀通常使用多個通道來精確捕獲電流、電壓或功率曲線，并在更寬帶寬上測量諧波。

低壓電源軌具有嚴格的噪聲要求，必須在不同的負載條件、溫度下進行表征，并考慮旁路電容隨時間的退化。圖1所示電路提供了一個完整的寬范圍電流測量系統(tǒng)，適合這些具有挑戰(zhàn)性的應用（下文簡稱該電路為CN0560）。精度、帶寬和漂移性能與適用于生產(chǎn)測試環(huán)境的臺式和機架安裝式測試設(shè)備處于同一水平。同時，該解決方案足夠小，可以集成到這些需要持續(xù)監(jiān)控的應用中。

當對快速瞬變和小信號電平進行數(shù)字化處理時，15 MSPS的采樣速率大大放寬了抗混疊濾波器要求并最大限度地提高了帶寬。為了適應所執(zhí)行的特定測量，可以應用額外的過采樣來權(quán)衡噪聲和帶寬。

圖 1. EVAL-CN0560-FMCZ 簡化功能框圖

電路描述

CN0560使用分流電阻、板載放大器和μModule的組合提供三個電流量程的高精度測量。盡管有尺寸限制，該解決方案不僅增加了每片電路板的通道數(shù)量，緩解了熱挑戰(zhàn)，減輕了自熱引起的系統(tǒng)漂移校準負擔，而且優(yōu)化了整體精度性能。CN0560非常適合于自動化測試設(shè)備、電源（如CPU/GPU供電軌中）監(jiān)控和分析儀中使用的測試儀器。

最常見的電流測量技術(shù)包含分流電阻、模擬前端(AFE)和模數(shù)轉(zhuǎn)換器 (ADC)，然后是微控制器或現(xiàn)場可編程門陣列(FPGA)。CN0560提供寬帶寬前端，并將分流電阻上產(chǎn)生的小差分電壓轉(zhuǎn)換為較大電壓來饋送，然后將其數(shù)字化。

電流輸入

CN0560能夠測量三種電流輸入范圍：10 μA、10 mA和10 A。電流輸入范圍通過控制高電壓、防閂鎖、低毛刺、快速建立的多路復用器ADG5209來選擇（通過A0、A1）；根據(jù)板載跳線的配置方式，可以手動或通過軟件進行設(shè)置。表1顯示了每個電流量程的跳線配置。圖2顯示了10 μA電流量程的簡化CN0560評估設(shè)置。

表 1. 電流量程選擇

圖 2. 簡化評估測試設(shè)置，10 μA 范圍

施加來自電流源的10 μA、10 mA和10 A已知電流，使用萬用表通過電壓檢測墊測量每個分流電阻（0.05 Ω、5 Ω和5 kΩ）上產(chǎn)生的差分電壓。通過每個分流電阻的電流產(chǎn)生 50 mV 的最大電壓降。該電壓由ADA4898-1放大器（默認增益為40）放大，然后饋入ADAQ23878 μModule的差分輸入。

將每個分流電阻上的電壓讀數(shù)與μModule輸出端的實際電壓讀數(shù)進行比較。該電路的整體精度受多個誤差源影響，包括分流器、放大器和μModule的電阻溫度系數(shù)(TCR)，以及電流源或萬用表本身的精度。然而，分流電阻的選擇在決定該電路的精度方面起著主導作用。圖3和圖4顯示了分流電阻對CN0560的影響。

圖 3. CN0560 FFT，無過采樣（使用分流電阻）

圖 4. CN0560 FFT，OSR 為 256（使用分流電阻）

輸入保護

36 V雙向瞬態(tài)電壓抑制器(TVS)二極管和100 Ω電阻保護分流器輸入，使其免受靜電放電(ESD)沖擊和過壓狀況的影響。多路復用器輸入可直接承受高達+/-15V的輸入電壓；高于此的電壓會產(chǎn)生額外的電流，受100 Ω電阻的限制。

增益級

在選定多路復用器輸入之后有兩個低噪聲、高速放大器ADA4898-1，以及驅(qū)動ADAQ23878信號鏈μModule的四通道精密匹配電阻網(wǎng)絡(luò)LT5400。LT5400-7提供0.2 ppm/°C的匹配漂移和0.01%的電阻匹配，工作溫度范圍很寬，CMRR優(yōu)于獨立匹配電阻。默認情況下，使用外部增益設(shè)置電阻將兩個ADA4898-1放大器設(shè)置為增益40的全差分配置。40倍增益在ADAQ23878的輸入端產(chǎn)生2.0 V的滿量程電壓，當ADAQ23878配置為+/-2.048 V范圍時，SNR得以最大化。

數(shù)字化前端

圖1中的一個關(guān)鍵模塊是ADAQ23878 μModule，它包括一個低噪聲、全差分放大器(FDA)、一個穩(wěn)定的基準電壓緩沖器、一個15 MSPS 18位逐次逼近型ADC，以及實現(xiàn)優(yōu)化性能所需的關(guān)鍵無源元件。

ADAQ23878 μModule是一種系統(tǒng)級封裝(SiP)解決方案，可提供精密性能，減少終端系統(tǒng)元件數(shù)量，并在電路板空間約束下提高通道密度。它還緩解了與電流測量測試設(shè)備相關(guān)的校準負擔和熱挑戰(zhàn)，但沒有與高集成度專用集成電路(ASIC)相關(guān)的高成本。

FDA 周圍的精密電阻陣列采用 ADI 公司專有的iPassives技術(shù)構(gòu)建。這消除了電路不平衡，減少了寄生效應，提供高達0.005%的出色增益匹配，并實現(xiàn)了0.13 ppm/°C的優(yōu)化漂移性能。與分立無源元件相比，iPassives技術(shù)還有尺寸優(yōu)勢，可最大限度地減少與溫度相關(guān)的誤差源并減輕系統(tǒng)級校準負擔。

FDA提供快速建立時間、寬共模輸入范圍以及精確的可配置增益選項（0.37、0.73、0.87、1.38和2.25），允許進行增益或衰減調(diào)節(jié)，支持全差分或單端轉(zhuǎn)差分輸入。

過采樣和抗混疊

ADAQ23878的高精度性能與高采樣速率相結(jié)合，可降低噪聲并支持過采樣，以實現(xiàn)極低的RMS噪聲并在寬帶寬內(nèi)檢測小幅度信號。

使用4.096 V基準電壓并在輸入短接地的情況下進行測量，ADAQ23878的典型動態(tài)范圍約為89 dB，如圖5所示。由于許多電流測量應用的帶寬低于7.5 MSPS，因此可以應用過采樣來提高動態(tài)范圍。

圖 5. 無過采樣的 FFT（輸入短路）

過采樣是指以比兩倍信號帶寬（滿足奈奎斯特標準所必需）快得多的速度進行采樣。以兩倍信號帶寬采樣時，模擬抗混疊濾波器存在嚴格的限制，因為任何高于 fs2 的噪聲或干擾音都會混疊進入通帶?；殳B的傳統(tǒng)解決方案是使用高階濾波器，但這需要權(quán)衡精度、通帶紋波、阻帶抑制、群延遲和功耗。低采樣率還將ADC的所有量化和熱噪聲集中在信號頻帶中。過采樣有兩方面效應：

模擬抗混疊濾波器可能有更高的截止頻率和/或更低的階數(shù)。

ADC 噪聲分布在寬得多的帶寬上，帶內(nèi)噪聲得以降低。

圖6說明了過采樣的影響。可用信號帶寬為

模擬濾波器的截止頻率可以提高到

信號通帶遠低于模擬濾波器的過渡帶，從而將通帶紋波的影響降至最低。信號通帶響應以數(shù)字低通濾波器的響應為主，該響應在整個溫度范圍內(nèi)具有確定性和穩(wěn)定性，并且對元件容差不敏感（與模擬濾波器不同）。

大部分數(shù)字濾波器會將輸出數(shù)據(jù)抽取到較低的速率，從而降低數(shù)據(jù)處理要求。例如，級聯(lián)積分梳狀(CIC)濾波器輸出的抽取因子等于OSR。

圖 6. 過采樣對抗混疊濾波器要求的影響

過采樣帶來的動態(tài)范圍(DR)改善幅度可以使用公式1計算。

其中：OSR為過采樣數(shù)據(jù)速率。

過采樣每增加4倍，分辨率就會增加1位，或者動態(tài)范圍增加6 dB。對ADAQ23878的輸出進行256倍的過采樣會產(chǎn)生58.594 kSPS (15 MSPS/256)的輸出數(shù)據(jù)速率。對于不同增益選項，這對應于29.297 kHz的信號帶寬和接近111 dB的動態(tài)范圍，因此它能精確檢測幅度非常小的μV信號，如圖7所示。

圖 7. OSR 為 256 的 FFT（輸入短路）

差分驅(qū)動 ADAQ23878

選擇ADA4898-1前端放大器是因為它具有寬帶寬、高壓擺率、低噪聲或失真特性。它還能以15 MSPS的全速輕松驅(qū)動ADAQ23878的低輸入阻抗，并實現(xiàn)優(yōu)化性能。

基準電壓

ADAQ23878內(nèi)置一個2.048 V、20 ppm/°C基準電壓源(REF)和一個基準電壓緩沖器(REFBUF)，后者相對于REF具有2倍的固定增益?；鶞孰妷壕彌_器的4.096 V輸出決定了ADAQ23878的滿量程輸入范圍。

在需要較低漂移的應用中，REF或REFBUF都可以過驅(qū)。CN0560包括從板載2.048 V ADR4520過驅(qū)REF的選項，其初始精度為0.025%，漂移為2 ppm/°C?；蛘撸遢dLTC6655可以過驅(qū)REFBUF，其初始精度為0.025%（最大值），溫度系數(shù)為2 ppm/°C（最大值）。

電源樹

EVAL-CN0560-FMCZ使用帶有FPGA夾層卡(FMC)連接器的FPGA控制器板進行數(shù)據(jù)采集。板上的所有電源軌均由源自控制器板的3.3 V電壓軌生成。電源樹是利用系統(tǒng)級電源架構(gòu)設(shè)計工具LTpowerPlanner設(shè)計的。

圖8顯示了CN0560電源樹的框圖。兩個LTM8049雙通道SEPIC或反相μModule DC/DC轉(zhuǎn)換器從3.3 V電源軌產(chǎn)生+7 V、-2.5 V、+15.5 V 和 -15.5 V電壓軌。LT3023雙通道、低噪聲、微功耗LDO從 +7 V產(chǎn)生+5 V和+6.5 V電壓軌，而ADP7185超低噪聲LDO從-2.5 V產(chǎn)生-2 V電壓軌。

圖 8. 電源簡化框圖

+6.5 V和-2 V電壓軌用于ADAQ23878的集成FDA，而+5 V電壓軌用于LTC6655以產(chǎn)生4.096 V基準電壓。來自第二LTM8049的+15.5 V和-15.5 V兩個電壓軌被饋送到LT3032雙通道LDO，為ADA4898-1和ADG5209產(chǎn)生+15 V和-15 V電壓軌。低噪聲LDO ADP7118為ADR4520生成+2.5 V電壓軌，以產(chǎn)生2.048 V基準電壓。CN0560的總功耗約為910 mW，不包括分流電阻的功耗。

PCB 布局布線

印刷電路板(PCB)布局對于保持信號完整性和實現(xiàn)最佳性能至關(guān)重要。圖9顯示了CN0560板信號鏈部分的PCB布局。此電路板布局使用內(nèi)置開爾文連接的四端子分流電阻，與兩端子分流電阻相比，它能降低TCR效應并提供更高的溫度穩(wěn)定性。

圖 9. 信號鏈的 PCB 布局

必須使用帶開爾文連接的四端子電流檢測電阻，將流過分流電阻的高電流保持在檢測路徑之外。流過電阻的高電流和電壓測量分別有單獨的終端，這有助于最大限度地提高測量精度。

為每個校準電流都實現(xiàn)了最優(yōu)檢測布局。對于阻值非常低的電阻（5 mΩ或更小），焊盤上檢測點的物理位置和流過電阻的電流的對稱性更為重要。例如，具有開爾文連接的四端子高精度金屬箔電阻(5 mΩ)用于10 A電流量程。該電阻的TCR為± 0.05 ppm/°C，容差為0.1%，尺寸非常小(<10 mm x 10 mm)，因此沿焊盤的每毫米電阻都會影響有效電阻。

建議使用多層板，ADAQ23878 μModule下方第一層中應有干凈的內(nèi)部接地層。電路板上的各個元件和各種信號的布線也必須小心放置。此外，輸入和輸出信號的布線最好對稱。

μModule的接地引腳必須使用多個過孔直接焊接到PCB的接地層。此外，必須移除μModule輸入和輸出引腳下方的接地層和電源層，以避免出現(xiàn)干擾寄生電容。任何干擾寄生電容都可能影響信號鏈的失真和線性度性能。敏感的模擬部分和數(shù)字部分必須在PCB上分開，同時使電源電路遠離模擬信號路徑?？焖匍_關(guān)信號（比如CNV±或CLK±）以及數(shù)字輸出DA±和DB±不得靠近或越過模擬信號路徑，以防噪聲耦合到μModule。

板載LDO的輸出端應添加至少2.2 μF (X5R)的優(yōu)質(zhì)陶瓷旁路電容，以最大限度地降低電磁干擾(EMI)敏感度，并減少毛刺對電源線的影響。所有其他必需的旁路電容都包含在ADAQ23878中，從而節(jié)省電路板空間并降低成本。

常見變化

具有 +2 倍固定增益的 ADAQ23875 和具有與ADAQ23878類似增益選項的ADAQ23876是引腳兼容的16位、15 MSPS、低壓差分信號(LVDS)接口信號鏈μModule，可替代ADAQ23878。

低噪聲JFET放大器ADA4627-1是ADA4898-1的引腳兼容替代產(chǎn)品，性能相差不大。請注意，由于帶寬較低，ADA4627-1 可能無法以 15 MSPS 的全速驅(qū)動ADAQ23878。

電路評估與測試

EVAL-CN0560-FMCZ使用SDP-H1控制板支持高精度數(shù)據(jù)采集，并使用分析、控制、評估(ACE)軟件采集時域和頻域數(shù)據(jù)。有關(guān)測試設(shè)置的完整詳細信息，請參閱EVAL-CN0560-FMCZ用戶指南。

設(shè)備要求

EVAL-CN0560-FMCZ

電流源

EVAL-SDP-CH1Z

數(shù)字萬用表

評估軟件

開始使用

使用 EVAL-CN0560-FMCZ 板之前，請先下載ACE 軟件和 SDP-H1 驅(qū)動程序并將其安裝到 PC。

將 EVAL-CN0560-FMCZ 和 SDP-H1 板連接到 PC。

啟動 ACE 軟件。

使用適當?shù)牟僮髟O(shè)置正確設(shè)置多個跳線選項，然后將電源和信號施加到 EVAL-CN0560-FMCZ。請注意，EVAL-CN0560-FMCZ 板不需要外部電源適配器，它通過 160 引腳 FMC 連接器從SDP-H1 板獲取電源。

斷開 EVAL-CN0560-FMCZ 與 SDP-H1 板的連接之前，請先斷開 SDP-H1 板的電源或撥動 mini USB 端口附近的復位開關(guān)。

測量

圖10顯示積分線性度(INL)數(shù)據(jù)在+/- 2.5 LSB以內(nèi)，該數(shù)據(jù)是使用此板捕獲的，運行速度為15 MSPS，增益為1.38，ADAQ23878前端分別設(shè)置為10 mA和10 μA。

圖 10. 10 mA 和 10 μA 范圍的 INL 數(shù)據(jù)

圖11顯示了三個電流量程的動態(tài)范圍。用戶可以在數(shù)字域中進行過采樣或平均，以改善噪聲性能，并針對目標帶寬精確捕獲小幅度信號，放寬對抗混疊濾波器的要求。

圖 11. 動態(tài)范圍與 ADAQ23878 增益的關(guān)系

圖12所示曲線的Y軸表示計算得出的理想電壓，對應的是μModule的輸出電壓，其中輸入電流從1 mA上升到10 mA，增益分別為0.87和1.38。

圖 12. 信號鏈輸出電壓與輸入電流的關(guān)系

圖13顯示了未校準信號鏈的理想輸出電壓誤差與實測輸出電壓誤差，可以看到精度為0.01%，使用的是圖10中收集的數(shù)據(jù)。增益誤差主要取決于±0.1%容差的電流檢測電阻。

圖 13. μModule 輸出電壓誤差與輸入電流的關(guān)系（未校準）

審核編輯：劉清