上拉電阻與下拉電阻

下拉就是接地，上拉就相當(dāng)于升壓，提高驅(qū)動(dòng)能力或者穩(wěn)定性。

上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的問(wèn)題的。一般說(shuō)法是上拉增大電流，下拉電阻是用來(lái)吸收電流（抵抗干擾）。

上拉是將電壓拉高，下拉是將電壓拉低，主要用在三極管或場(chǎng)管的控制極的電位，因?yàn)橹挥袧M足電壓差才會(huì)工作。

上拉電阻：

下拉電阻：

總之：

2者共同的作用是：避免電壓的“懸浮”，造成電路的不穩(wěn)定；

一、上拉電阻如圖所示：

1、概念：將一個(gè)不確定的信號(hào)，通過(guò)一個(gè)電阻與電源VCC相連，固定在高電平；

2、上拉是對(duì)器件注入電流；灌電流；

3、當(dāng)一個(gè)接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為高電平；

二、下拉電阻如圖所示：

1、概念：將一個(gè)不確定的信號(hào)，通過(guò)一個(gè)電阻與地GND相連，固定在低電平；

2、下拉是從器件輸出電流；拉電流；

3、當(dāng)一個(gè)接有下拉電阻的IO端口設(shè)置為輸入狀態(tài)時(shí)，它的常態(tài)為低電平；

歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群，這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧！