FPGA的電源要求是什么？

ROHM擁有各種各樣的DC/DC轉(zhuǎn)換器IC，其中包括適合用于FPGA電源的產(chǎn)品陣容。這里列舉的8種機型，可滿足FPGA需要的電源規(guī)格，也提供參考設(shè)計。我們就該FPGA用降壓型DC/DC轉(zhuǎn)換器系列的性能以及特征采訪了ROHM的應(yīng)用工程師柴戸孝信（Shibako Takanobu）先生。

－FPGA用降壓型DC/DC轉(zhuǎn)換器IC，最初定義為“FPGA用”，是否因為這是具有特別功能的IC？

基本上是通用的降壓型DC/DC轉(zhuǎn)換器IC，但這個系列的性能以及特征可以滿足FPGA的電源規(guī)格。例如，可供給1.5V/1A輸出的DC/DC轉(zhuǎn)換器有很多，但未必都適合用于FPGA電源。

－那么，在談DC/DC轉(zhuǎn)換器的話題前，可以請您介紹一下FPGA的電源要求嗎？

好的！我覺得這樣更容易理解該DC/DC轉(zhuǎn)換器系列被定義為“FPGA用”的原因。說到FPGA，制造商有很多，功能以及構(gòu)成也各式各樣。在這里希望大家了解的是相比之下多功能、高性能、中等以上規(guī)模的FPGA。例如，賽靈思公司的7系列以及Altera公司的Stratix等。

首先可以說是其最大特征的是，電源電壓分為內(nèi)核用、I/O用、各功能塊用等多種電壓，需要5種左右甚至更多的電源。并且，有電源的啟動時間及順序等時序的要求。近年來有緩和傾向，但是如果不遵守該要求事項的話，會出現(xiàn)無法正常工作，或FPGA損壞等情況。

接下來談一下FPGA制造工藝的微細(xì)化。隨著微細(xì)化的發(fā)展，例如，被稱為內(nèi)核電壓的電源電壓低至1V左右，呈低電壓化的趨勢，相反電源有電流變大的傾向。其他電源電壓也基本為1.8V或2.5V等幾乎都在3.3V以下的低電壓。

－據(jù)說CPU也呈現(xiàn)電源的低電壓大電流化趨勢，可以認(rèn)為這兩者是相同情況嗎?

我覺得基本上是相同的。只是，F(xiàn)PGA的電源數(shù)要多得多。

－還有其他特征嗎？

除多電源和低電壓大電流外，電壓精度也傾向于越來越嚴(yán)格。例如，內(nèi)核電壓中出現(xiàn)1V±3%這種級別。

－±3%有那么嚴(yán)格嗎？我還以為俗稱“系統(tǒng)電壓”的5V/3.3V的標(biāo)準(zhǔn)精度是±5%。

以±3%為例，按實際的容許差來考慮，1V的±3%為±30mV。3.3V的±3%為±99mV，當(dāng)然，電壓變低后，容許差的絕對電壓也變小。開關(guān)電源的輸出電壓中有紋波電壓。輸出紋波電壓是按輸出紋波電流與輸出電容器的ESR的積發(fā)生的電壓，與輸出電壓無關(guān)，與輸出紋波電流的大小成正比。由于輸出電壓精度中包含紋波電壓，因此在低電壓大電流條件下，紋波電壓變大后要保持容許差很困難。

還有其他一些影響輸出電壓精度的因素。負(fù)載瞬態(tài)，也就是說由于輸出電流的急劇變動，輸出電壓的變動也相當(dāng)大。FPGA的負(fù)載變動相當(dāng)活躍。特別是，從休眠狀態(tài)喚醒時的負(fù)載變動相當(dāng)大。

還有，負(fù)載電流（電源的輸出電流）變大后，PCB板布線的電阻帶來的電壓降變大，與電源的輸出引腳電壓不同，F(xiàn)PGA的電源引腳電壓變小。這雖不是電源的性能問題，但從對負(fù)載元器件供應(yīng)必要的電壓這個角度來看，是需要在電源端解決的問題。

最后，低噪聲也是相當(dāng)重要的。以低電壓進(jìn)行數(shù)百MHz頻段的工作與通信。電源的噪聲不但會使S/N劣化，也可能導(dǎo)致元器件無法正常工作。

－FPGA電源應(yīng)該考慮的要點有很多啊?？梢哉埬偨Y(jié)一下要點嗎？

FPGA的電源要求事項主要是：1) 電源電壓為多種；2) 電源時序；3) 低電壓大電流；4) 電壓精度要求嚴(yán)格（包括紋波、負(fù)載瞬態(tài)引起的變動，PCB板布線電阻引起的電壓降等）；5) 低噪聲。當(dāng)然，個別FPGA的電源要求更細(xì)。

－綜上所述，說白了達(dá)到這些要求是作為FPGA電源的條件。

的確如此。也就是所作為電源，要“低電壓大電流條件下實現(xiàn)高電壓精度、低噪聲”，說實話這是相當(dāng)不容易的課題。

審核編輯黃宇