萬億個晶體管+埃米級設計，新型芯片系統(tǒng)需要AI

我們的工作和生活已經(jīng)相當智能了，但追求更智能的腳步永遠不會停下……所以，究竟要怎樣才能變得更智能呢？如今的芯片能幫助我們完成這項任務嗎？

答案是：能！在聰明的開發(fā)者不斷創(chuàng)新改變世界的同時，EDA專家也在幕后努力忙碌著攻克重大技術挑戰(zhàn)。本文將討論半導體和系統(tǒng)設計行業(yè)需要怎么做才能在未來十年繼續(xù)推動創(chuàng)新。

AI推動對新芯片架構發(fā)展

回看2012年，當時卷積神經(jīng)網(wǎng)絡（CNN）的概念很火，當時一個現(xiàn)成的高端臺式機顯卡可擁有每秒1.6萬億次的運算能力來加速CNN。如今，憑借ML加速器和功能非常強大的AI處理器，我們正在進入ExaFLOPS級領域（Exaflops超級計算機是每秒浮點運算可達一百億億次的超級計算機，也被稱為頂級超級計算機），其中那些AI處理器擁有數(shù)十萬個針對AI優(yōu)化的內(nèi)核來處理大型語言模型（LLM）。

這些Transformer神經(jīng)網(wǎng)絡非常龐大，涵蓋數(shù)千億個參數(shù)，經(jīng)過訓練后還可用來撰寫文案、回答問題以及處理語言翻譯等工作。它們還刺激了對領域?qū)Ｓ眉軜嫷男枨?，并突出了軟硬件協(xié)同優(yōu)化對于未來實現(xiàn)可擴展的AI系統(tǒng)的重要性。

考慮到ML模型的快速發(fā)展，開發(fā)者們并不需要對底層硬件進行大幅改進。但在AI時代，性能需要每六個月就要翻一番才能跟上時代發(fā)展步伐，摩爾定律與之相比其實已經(jīng)遠遠落后，特別是在處理LLM方面更是如此。

隨著摩爾定律趨近極限，芯片設計行業(yè)也面臨著重重挑戰(zhàn)：

• 處理能力挑戰(zhàn)：限制了訓練計算量的擴展

• 內(nèi)存挑戰(zhàn)：參數(shù)數(shù)量增長速度遠遠超過了本地內(nèi)存的擴展速度

• 帶寬挑戰(zhàn)：硬件遠遠超過了內(nèi)存和互連帶寬

芯片制造正在接近極限尺寸，密度增加預計將隨著成本的上漲而放緩。從單位產(chǎn)量成本的角度來看，轉(zhuǎn)向采用更大的芯片尺寸并不能解決問題。

I/O限制正在成為另一個制約因素，近年來，晶粒間互連方面的改善成效甚微。不過高密度集成和封裝技術的進步，包括3D堆疊技術，都在幫助突破這些技術瓶頸，并為新的系統(tǒng)設計架構鋪平道路，讓電子行業(yè)在下個十年里能不斷創(chuàng)新。

進入埃米時代

芯片系統(tǒng)才是解決之道

未來將進入埃米時代。片上系統(tǒng)（SoC）需要發(fā)展成芯片系統(tǒng)，即高度異質(zhì)的Multi-Die系統(tǒng)。到2030年，一個用于計算密集型應用的典型系統(tǒng)將包括：多個芯片（有些相互堆疊）、計算資源、內(nèi)存，并且這些都位于同一個封裝內(nèi)。隨著先進工藝節(jié)點的單位產(chǎn)量成本上升，該策略使設計團隊能夠為子系統(tǒng)逐一決定每個功能應采用哪種工藝技術，從而實現(xiàn)其整體的系統(tǒng)性能和成本目標。

構建包含萬億個晶體管的

埃米級設計需要什么？

埃米級談論的是工藝技術的復雜性，而萬億則涉及到功能的規(guī)模。要滿足這兩個方面的需求，首先需要重新思考構建此類系統(tǒng)的整體設計方法，同時還要以更經(jīng)濟高效的方式提供出色的功耗、性能和面積（PPA）。為此，需要在單個晶粒層面和整個Multi-Die系統(tǒng)設計層面采用AI驅(qū)動的強大超融合技術。

雖然芯片設計的這一演變是由基于AI的應用以及超大規(guī)模數(shù)據(jù)中心和網(wǎng)絡市場推動的，但很明顯，在幫助改進這些Multi-Die系統(tǒng)的設計方法方面，AI的使用本身將是不可或缺的。將先進智能集成到設計和驗證流程中正在迅速成為未來的發(fā)展方向。超融合設計的成功離不開一個融合流程，該流程將融合從RTL到GDSII的所有環(huán)節(jié)，并通過智能搜索空間優(yōu)化和ML驅(qū)動的大數(shù)據(jù)設計分析得到增強。

采用整體性方法來

處理系統(tǒng)復雜性

縱觀全球半導體行業(yè)的發(fā)展軌跡，Multi-Die系統(tǒng)設計顯然將在未來幾年內(nèi)大幅增長。雖然Multi-Die系統(tǒng)的設計流程目前還是相互脫節(jié)的，但為了迎接系統(tǒng)設計新時代，新思科技正在加大對Multi-Die技術的投資。

我們的全棧EDA方法采用靈活且可擴展的集成解決方案，從架構探索到設計、分析和簽核均有涉及，能夠?qū)崿F(xiàn)Multi-Die/封裝的協(xié)同設計。我們用于測試、驗證和芯片生命周期管理（SLM）的Multi-Die解決方案具有智能功能，可以加快大規(guī)模的設計收斂，從而實現(xiàn)可靠、安全的運行。我們廣泛的IP產(chǎn)品組合能夠?qū)崿F(xiàn)高帶寬、低延遲，并可以將所有重要的部分聯(lián)系在一起。

一直以來，半導體行業(yè)都是由單片SoC主導，如今單片SoC設計正在為萬億晶體管級設計讓路。這些Multi-Die系統(tǒng)的加入需要全面探索，以及支持所有設計風格的能力和規(guī)模。雖然這個要求很高，但新思科技已經(jīng)躍躍欲試，我們將繼續(xù)幫助開發(fā)者定義和提供影響市場的獨特產(chǎn)品。