如何建立異形板框的內(nèi)縮和外擴(kuò)
首先把需要內(nèi)縮和外擴(kuò)的外形圖設(shè)置在信號層(比如TOP),把線寬改為0mil(方便計算)。
然后選擇外形圖,執(zhí)行命令TJ,就可以得到內(nèi)縮和外擴(kuò)圖形。
然后把生成的圖形修改到板框?qū)?,定義板框?qū)傩浴?/span>
注意,如果對板框尺寸嚴(yán)格的話,在某些拐角地方可以手動修改下
如何計算內(nèi)縮和外擴(kuò)的具體數(shù)值呢?
設(shè)需要內(nèi)縮和外擴(kuò)的距離為X,最小間距規(guī)則為X1,原始線寬為0mil,則可以得到公式X=X1+4(mil),加上4mil是因?yàn)槟J(rèn)執(zhí)行后得到的圖形線寬為8mil(取一半為4mil)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
原文標(biāo)題:如何建立異形板框的內(nèi)縮和外擴(kuò)
文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
Allegro建立異形焊盤,對如何利用Allegro設(shè)計異形pad做了簡要介紹,歡迎拍磚:lol
發(fā)表于 05-25 11:06
AD16中,3 D板能不能根據(jù)KEEP OUT層自動導(dǎo)入?因有些外框是異形,不能畫。如能自動導(dǎo)入就好了。
發(fā)表于 06-22 09:57
本人從沒用過stm32外擴(kuò)SRAM,但是由于內(nèi)存不夠,想外擴(kuò)塊SRAM,但是這里的的硬件工程師為了省錢,外
發(fā)表于 11-16 08:41
Allegro中建立異形焊盤Allegro中可以建立異形焊盤.異形PAD是通過畫Shape來實(shí)現(xiàn)的.在PADS中建立異形PAD,需要借助一個PAD和Shape相結(jié)合(Associat
發(fā)表于 01-19 11:24
各位高手, 我現(xiàn)在碰到一個大問題: 我用ucgui做畫面 ?,F(xiàn)在STM32的SRAM不夠用了 ,所以想外擴(kuò)SRAM。但是我現(xiàn)在有一個問題,就是外擴(kuò)之后,如何把
發(fā)表于 04-22 23:53
Question:在keil 51中,可選擇small (data),compact(pdata),large(xdata)三種方式存儲數(shù)據(jù)變量。如果我外擴(kuò)了RAM,是不是只是選擇large
發(fā)表于 07-01 04:06
首先把需要內(nèi)縮和外擴(kuò)的外形圖設(shè)置在信號層(比如TOP),把線寬改為0mil(方便計算)。 然后選擇外形圖,執(zhí)行命令TJ,就可以得到內(nèi)
發(fā)表于 09-16 14:36
的評論,要轉(zhuǎn)成keepout層來,就選擇外框雙擊來切換,但發(fā)現(xiàn)里沒有keepout層可以選擇,如下圖示不解的是:1. 用mechanical層畫的外框怎么來鋪銅, 不是那種外形方方正正
發(fā)表于 09-25 01:16
關(guān)于tms320vc5509a的cmd問題,由于代碼量比較大,最后生成的.bss,.text,.data,.cinit段均超范圍,這些段加起來的總大小已經(jīng)超過了片內(nèi)內(nèi)存,通過網(wǎng)上查找資料,需要外擴(kuò)
發(fā)表于 10-24 07:22
:??使用zcopy命令先令電源層的routekeepin面積比板框內(nèi)縮40mil。具體操作步驟可以參考博文cadence allegro 使用zcopy命令繪制禁止布線層。??內(nèi)縮完
發(fā)表于 12-29 06:35
意法半導(dǎo)體STM32F103核心板外擴(kuò)測試程序
發(fā)表于 03-26 15:41
?73次下載
在Cadence Allegro16.6版本中,可以很方便的對Shape銅皮進(jìn)行外擴(kuò)或者內(nèi)縮,而不需要重新繪制。
發(fā)表于 12-02 11:16
?1.4w次閱讀
其實(shí)答案很簡單,來跟著步驟一步步學(xué)習(xí)吧!
發(fā)表于 06-25 14:09
?5050次閱讀
:??使用zcopy命令先令電源層的routekeepin面積比板框內(nèi)縮40mil。具體操作步驟可以參考博文cadence allegro 使用zcopy命令繪制禁止布線層。??內(nèi)縮完
發(fā)表于 01-07 11:15
?16次下載
當(dāng)板子不滿足pcb設(shè)計的要求需要修改尺存,由于異性板框都是結(jié)構(gòu)工程師繪制且比較麻煩,所以重新繪制是不太現(xiàn)實(shí)的,但是AD軟件可以實(shí)現(xiàn)在原有的板框上進(jìn)行內(nèi)縮和
發(fā)表于 03-17 09:53
?744次閱讀
評論