了解低壓差穩(wěn)壓器概念以實現(xiàn)最佳設(shè)計

低壓差穩(wěn)壓器（LDO）是看似簡單的器件，可提供關(guān)鍵功能，例如將負(fù)載與臟源隔離或為功耗敏感電路創(chuàng)建低噪聲源。

本簡短教程介紹了LDO使用的一些常用術(shù)語，解釋了壓差、裕量電壓、靜態(tài)電流、接地電流、關(guān)斷電流、效率、直流線路和負(fù)載調(diào)節(jié)、瞬態(tài)線路和負(fù)載響應(yīng)、電源抑制比（PSRR）、輸出噪聲和精度等基本概念，并使用示例和圖表使其易于理解。

LDO通常在設(shè)計過程的后期被選中，很少進(jìn)行分析。本文介紹的概念將使設(shè)計人員能夠根據(jù)系統(tǒng)要求選擇最佳的LDO。

壓差電壓

壓差（V輟學(xué)） 是輸入至輸出電壓差，在該電壓差下，LDO 不再能夠針對輸入電壓的進(jìn)一步降低進(jìn)行調(diào)節(jié)。在壓差區(qū)域，調(diào)整元件的作用類似于電阻，其值等于漏源導(dǎo)通電阻（RDS上).壓差，以RDS表示上和負(fù)載電流，是

VDROPOUT = ILOAD × RDSON

目錄上包括來自調(diào)整元件、片內(nèi)互連、引線和鍵合線的電阻，可通過LDO的壓差估算。例如，WLCSP中的ADP151在負(fù)載為200 mA時，最差壓差為200 mV，因此RDSON約為1.0 Ω。圖1顯示了LDO的簡化原理圖。在壓差中，可變電阻接近于零。LDO無法調(diào)節(jié)輸出電壓，因此線路和負(fù)載調(diào)整率、精度、PSRR和噪聲等其他參數(shù)毫無意義。

圖1.LDO 的簡化原理圖。

圖2顯示了3.0 V ADM7172 LDO的輸出電壓與輸入電壓的關(guān)系。172 A時的壓差典型值為2 mV，因此RDS上約為 86 mΩ。壓差區(qū)域從大約3.172 V輸入電壓向下延伸至2.3 V，低于2.3 V時，器件無法正常工作。負(fù)載電流較小時，壓差相應(yīng)較低：1 A時，壓差為86 mV。低壓差使穩(wěn)壓器的效率最大化。

圖2.3.0 V ADM7172 LDO的壓差區(qū)域。

裕量電壓

裕量電壓是LDO滿足其規(guī)格所需的輸入至輸出電壓差。數(shù)據(jù)手冊通常將裕量電壓顯示為指定其他參數(shù)的條件。裕量電壓通常約為400 mV至500 mV，但有些LDO需要高達(dá)1.5 V的電壓，裕量電壓不應(yīng)與壓差電壓混淆，因為它們僅在LDO處于壓差時相同。

靜態(tài)電流和接地電流

靜態(tài)電流 （IQ） 是當(dāng)外部負(fù)載電流為零時為 LDO 的內(nèi)部電路供電所需的電流。它包括帶隙基準(zhǔn)電壓源、誤差放大器、輸出電壓分壓器以及過流和過熱檢測電路的工作電流。靜態(tài)電流量由拓?fù)洹⑤斎腚妷汉蜏囟葲Q定。

IQ = IIN @ no load

當(dāng)輸入電壓在160 V至2.5 V之間變化時，ADP5 LDO的靜態(tài)電流幾乎恒定，如圖3所示。

圖3.靜態(tài)電流與ADP160 LDO輸入電壓的關(guān)系

接地電流（I接地） 是輸入電流和輸出電流之差，必須包括靜態(tài)電流。低接地電流使LDO效率最大化。

IGND= IIN– IOUT

圖4顯示了ADP160 LDO的接地電流變化與負(fù)載電流的關(guān)系。

圖4.ADP160 LDO的接地電流與負(fù)載電流的關(guān)系

對于高性能CMOS LDO，接地電流通常遠(yuǎn)小于負(fù)載電流的1%。接地電流隨負(fù)載電流的增加而增加，因為PMOS調(diào)整元件的柵極驅(qū)動必須增加，以補償由其R引起的壓降。上.在壓差區(qū)域，接地電流也會隨著驅(qū)動器級開始飽和而增加。CMOS LDO在低功耗或小偏置電流至關(guān)重要的應(yīng)用中至關(guān)重要。

關(guān)斷電流

關(guān)斷電流是禁用輸出時LDO吸收的輸入電流。基準(zhǔn)和誤差放大器在關(guān)斷模式下不上電。較高的漏電流會導(dǎo)致關(guān)斷電流隨溫度升高而增加，如圖5所示。

圖5.關(guān)斷電流與ADP160 LDO溫度的關(guān)系

效率

LDO的效率由接地電流和輸入/輸出電壓決定：

效率 =IOUT/(IOUT + IGND) × VOUT/VIN × 100%

為了提高效率，裕量電壓和接地電流必須最小化。此外，輸入和輸出之間的電壓差必須最小化。無論負(fù)載條件如何，輸入至輸出電壓差都是決定效率的內(nèi)在因素。例如，3.3 V LDO在由66 V供電時永遠(yuǎn)不會超過5%，但當(dāng)輸入電壓降至91.7 V時，它將上升到最高3.6%。LDO 的功耗為 （VIN – VOUT） × IOUT。

直流負(fù)載調(diào)整率

負(fù)載調(diào)整率是衡量LDO在不同負(fù)載條件下保持指定輸出電壓的能力的指標(biāo)。負(fù)載調(diào)整率（如圖6所示）定義為

負(fù)載調(diào)整率 = ?V外/?I外

圖6.ADM7172 LDO的輸出電壓與負(fù)載電流的關(guān)系

直流線路調(diào)節(jié)

線路調(diào)整率是衡量LDO在變化的輸入電壓下保持指定輸出電壓的能力的指標(biāo)。線路調(diào)整定義為

線路調(diào)整率 = ?VOUT/?VIN

圖7顯示了ADM7172在不同負(fù)載電流下的輸出電壓與輸入電壓的關(guān)系。隨著負(fù)載電流的增加，線路調(diào)節(jié)會變差，因為LDO的總環(huán)路增益會降低。此外，LDO的功耗隨著輸入至輸出電壓差的增加而增加。這會導(dǎo)致結(jié)溫升高，在這種情況下，帶隙電壓和內(nèi)部失調(diào)電壓降低。

圖7.ADM7172 LDO的輸出電壓與輸入電壓的關(guān)系

直流精度

總體精度考慮了線路和負(fù)載調(diào)節(jié)、基準(zhǔn)電壓漂移和誤差放大器電壓漂移的影響。穩(wěn)壓電源的輸出電壓變化主要是由于基準(zhǔn)電壓和誤差放大器的溫度變化造成的。如果使用分立電阻來設(shè)置輸出電壓，則電阻的容差很可能是影響整體精度的最大因素。線路和負(fù)載調(diào)節(jié)以及誤差放大器失調(diào)通常占總精度的1%至3%。

例如，使用以下工作特性計算 3.3V LDO 在 0°C 至 125°C 溫度范圍內(nèi)的總精度：電阻溫度系數(shù)±100 ppm/°C、±0.25% 采樣電阻容差、負(fù)載調(diào)整率和線路調(diào)整率分別引起的±10 mV 和 ±5 mV 輸出電壓變化，以及 1% 基準(zhǔn)電壓源精度。

溫度引起的誤差 = 125°C × ±100 ppm/°C = ±1.25%

采樣電阻引起的誤差 = ±0.25%

負(fù)載調(diào)整率引起的誤差 = 100% × （±0.01 V/3.3 V） = ±0.303%

線路調(diào)整率引起的誤差 = 100% × （±0.005 V/3.3 V） = ±0.152% 基準(zhǔn)誤差 = ±1%

最壞情況下的錯誤假定所有錯誤都在同一方向上變化。

最壞情況誤差 = ±（1.25% + 0.25% + 0.303% + 0.152% + 1%） = ±2.955%

典型誤差假定隨機(jī)變化，因此使用誤差的平方根和 （rss）。

典型誤差 = ±√（1.252+ 0.252+ 0.3032+ 0.1522+ 12） = ±1.655%

LDO永遠(yuǎn)不會超過最壞情況下的誤差，而rss誤差是最有可能的。誤差分布將以 rss 誤差為中心，并擴(kuò)散到包括尾部的最壞情況誤差。

負(fù)載瞬態(tài)響應(yīng)

負(fù)載瞬態(tài)響應(yīng)是負(fù)載電流階躍變化的輸出電壓變化。它是輸出電容值、電容的等效串聯(lián)電阻（ESR）、LDO控制環(huán)路的增益帶寬以及負(fù)載電流變化的大小和壓擺率的函數(shù)。

負(fù)載瞬態(tài)的壓擺率會對負(fù)載瞬態(tài)響應(yīng)產(chǎn)生巨大影響。如果負(fù)載瞬態(tài)非常慢，例如100 mA/μs，則LDO的控制環(huán)路可能能夠跟隨變化。但是，如果負(fù)載瞬態(tài)快于環(huán)路的補償速度，則可能會出現(xiàn)不良行為，例如由于相位裕量低而導(dǎo)致的過度振鈴。

圖8顯示了ADM7172在1 mA至1.5 A負(fù)載瞬態(tài)和3.75 A/μs壓擺率下的響應(yīng)。1.5%的0.1 μs恢復(fù)時間和最小的振鈴表明相位裕量良好。

圖8.ADM7172負(fù)載瞬態(tài)響應(yīng)1 mA 至 1.5 A 負(fù)載階躍，400 ns（紅色）。輸出電壓（藍(lán)色）。

線路瞬態(tài)響應(yīng)

線路瞬態(tài)響應(yīng)是輸入電壓階躍變化的輸出電壓變化。它是LDO控制環(huán)路的增益帶寬以及輸入電壓變化的大小和壓擺率的函數(shù)。

圖9顯示了ADM7150對2 V輸入電壓階躍變化的響應(yīng)。輸出電壓偏差提供了環(huán)路帶寬和PSRR的指示（參見下一節(jié)）。輸出電壓在2.2 μs內(nèi)響應(yīng)1 V變化而變化約5 mV，表明在約60 kHz時PSRR約為100 dB。

同樣，與負(fù)載瞬變的情況一樣，輸入電壓的壓擺率對表觀線路瞬態(tài)響應(yīng)有很大影響。緩慢變化的輸入電壓（在LDO帶寬內(nèi)）可以隱藏振鈴或其他不良行為。

圖9.ADM7150線路瞬態(tài)響應(yīng)5 V至7 V線路步進(jìn)，1.5 μs（紅色）。輸出電壓（藍(lán)色）。

電源抑制

簡而言之，PSRR是衡量電路抑制電源輸入端外來信號（噪聲和紋波）以防止它們損壞輸出的程度的指標(biāo)。PSRR 定義為

PSRR = 20 × log(VEIN/VEOUT)

其中 VEIN 和 VEOUT 分別是出現(xiàn)在輸入和輸出端的無關(guān)信號。

對于ADC、DAC和放大器等電路，PSRR適用于為內(nèi)部電路供電的輸入。對于LDO，輸入電源引腳為穩(wěn)壓輸出電壓和內(nèi)部電路供電。PSRR與直流線路調(diào)節(jié)具有相同的關(guān)系，但包括整個頻譜。

100 kHz至1 MHz范圍內(nèi)的電源抑制非常重要，因為開關(guān)模式電源經(jīng)常用于高效電源系統(tǒng)，LDO會清理敏感模擬電路的噪聲電源軌。

LDO的控制環(huán)路往往是決定電源抑制的主要因素。高值、低ESR電容可能是有益的，特別是在超出控制環(huán)路增益帶寬的頻率下。

PSRR與頻率的關(guān)系

PSRR不是由單個值定義的，因為它與頻率相關(guān)。LDO 由基準(zhǔn)電壓、誤差放大器和電源傳輸元件（如 MOSFET 或雙極晶體管）組成。誤差放大器提供直流增益以調(diào)節(jié)輸出電壓。誤差放大器的交流增益在很大程度上決定了PSRR。典型的LDO在80 Hz時可以具有高達(dá)10 dB的PSRR，但在幾十千赫茲時，PSRR可以降至20 dB。

圖10顯示了誤差放大器的增益帶寬與PSRR之間的關(guān)系。這個簡化的示例忽略了輸出電容和調(diào)整元件的寄生效應(yīng)。PSRR是開環(huán)增益的倒數(shù)，直到增益開始以3 kHz滾降。然后，PSRR降低20 dB/十倍頻程，直到在0 MHz及以上時達(dá)到3 dB。

圖 10.簡化的LDO增益與PSRR的關(guān)系

圖11顯示了表征LDOPSRR的三個主要頻域：參考PSRR區(qū)域、開環(huán)增益區(qū)域和輸出電容區(qū)域?；鶞?zhǔn)PSRR區(qū)域取決于基準(zhǔn)放大器的PSRR和LDO的開環(huán)增益。理想情況下，基準(zhǔn)放大器與電源中的擾動完全隔離，但實際上，基準(zhǔn)電壓源只需抑制高達(dá)幾十赫茲的電源噪聲，因為誤差放大器反饋可確保低頻下的高PSRR。

圖 11.典型LDO PSRR與頻率的關(guān)系

在約10 Hz以上，第二區(qū)域的PSRR主要由LDO的開環(huán)增益主導(dǎo)。該區(qū)域的PSRR是誤差放大器增益帶寬（直至單位增益頻率）的函數(shù)。在低頻時，誤差放大器的交流增益等于直流增益。增益保持不變，直到達(dá)到3 dB滾降頻率。當(dāng)頻率高于3 dB滾降點時，誤差放大器的交流增益隨頻率降低，通常為20 dB/十倍頻程。

高于誤差放大器的單位增益頻率，控制環(huán)路的反饋對PSRR沒有影響，PSRR由輸出電容以及輸入和輸出電壓之間的任何寄生效應(yīng)決定。輸出電容的ESR和ESL以及電路板布局在這些頻率下對PSRR有強(qiáng)烈影響。仔細(xì)注意布局對于減少任何高頻共振的影響至關(guān)重要。

PSRR與負(fù)載電流的關(guān)系

負(fù)載電流會影響誤差放大器反饋環(huán)路的增益帶寬，因此也會影響PSRR。在輕負(fù)載電流（通常小于50 mA）下，調(diào)整元件的輸出阻抗很高。由于控制環(huán)路的負(fù)反饋，LDO的輸出似乎是理想的電流源。由輸出電容和調(diào)整元件形成的極點發(fā)生在相對較低的頻率下，因此PSRR在低頻時趨于增加。輸出級在低電流下的高直流增益也傾向于在遠(yuǎn)低于誤差放大器單位增益點的頻率下增加PSRR。

在重負(fù)載電流下，LDO輸出看起來不太像理想的電流源。調(diào)整元件的輸出阻抗降低，降低輸出級的增益，降低直流與反饋環(huán)路單位增益頻率之間的PSRR。PSRR會隨著負(fù)載電流的上升而急劇下降，如圖12所示。當(dāng)負(fù)載從400 mA增加到800 mA時，ADM7150的PSRR在20 kHz時降低1 dB。

輸出級帶寬隨著輸出極點頻率的增加而增加。在高頻下，PSSR應(yīng)該由于帶寬增加而增加，但實際上，由于整體環(huán)路增益的降低，高頻PSRR可能不會改善。一般來說，輕負(fù)載時的PSRR比重負(fù)載時的PSRR更好。

圖 12.ADM7150電源抑制與頻率的關(guān)系V外= 5 V， V在= 6.2 V.

PSRR與LDO裕量的關(guān)系

PSRR也是輸入至輸出電壓差或裕量的函數(shù)。對于固定裕量電壓，PSRR隨著負(fù)載電流的增加而降低;這在重負(fù)載電流和小裕量電壓下尤其明顯。圖13顯示了5 A負(fù)載下7172 V ADM2的PSRR與裕量電壓的差異。

隨著負(fù)載電流的增加，調(diào)整元件（ADM7172的PMOSFET）的增益會降低，因為它離開飽和狀態(tài)并進(jìn)入三極管工作區(qū)域。這會導(dǎo)致LDO的總環(huán)路增益降低，從而降低PSRR。裕量電壓越小，增益降低越明顯。在較小的裕量電壓下，控制環(huán)路根本沒有增益，PSRR降至幾乎為零。

降低環(huán)路增益的另一個因素是調(diào)整元件RDS的非零電阻上.RDS 兩端的壓降上由于負(fù)載電流從調(diào)整元件的有效部分的裕量中減去。例如，對于1 Ω調(diào)整元件，200 mA負(fù)載電流可將裕量減少200 mV。在1 V或更低的裕量電壓下工作LDO時，在估算PSRR時必須考慮此壓降。

在壓差中，PSRR是由于RDS形成的極點上和輸出電容。在非常高的頻率下，PSRR將受到輸出電容ESR與RDS之比的限制上.

圖 13.ADM7172電源抑制與裕量的關(guān)系，V外= 5 V，2 A 負(fù)載電流。

比較 LDO PSRR 規(guī)格

比較 LDO PSRR 規(guī)格時，請確保在相同的測試條件下進(jìn)行測量。許多較舊的LDO僅將PSRR指定為120 Hz或1 kHz，而未提及裕量電壓或負(fù)載電流。至少，電氣規(guī)格表中的PSRR應(yīng)針對不同的頻率列出。理想情況下，應(yīng)使用不同負(fù)載和裕量電壓下PSRR的典型特征圖進(jìn)行有意義的比較。

輸出電容在高頻時也會影響LDO PSRR。例如，1μF 電容器的阻抗是 10μF 電容器的 10×。當(dāng)頻率高于誤差放大器的單位增益交越頻率時，電容值尤其重要，因為電源噪聲的衰減是輸出電容的函數(shù)。比較PSRR數(shù)字時，輸出電容的類型和值必須相同，比較才有效。

輸出噪聲電壓

輸出噪聲電壓是在恒定輸出電流和無紋波輸入電壓條件下，給定頻率范圍（通常為10 Hz或100 Hz至100 kHz）內(nèi)的均方根輸出噪聲電壓。LDO中輸出噪聲的主要來源是內(nèi)部基準(zhǔn)電壓和誤差放大器?，F(xiàn)代LDO以僅幾十納安的內(nèi)部偏置電流工作，以實現(xiàn)15 μA或更低的靜態(tài)電流。這些低偏置電流需要使用高達(dá)GΩ的偏置電阻。輸出噪聲范圍通常為5 μV rms至100 μV rms。圖14顯示了ADM7172的輸出噪聲與負(fù)載電流的關(guān)系。

一些LDO（如ADM7172）可以使用外部電阻分壓器將輸出電壓設(shè)置為初始設(shè)定點以上，例如，允許1.2 V器件提供3.6 V輸出?？梢栽谠摲謮浩魃咸砑咏翟?a target="_blank">網(wǎng)絡(luò)，將輸出噪聲恢復(fù)到接近原始固定電壓版本的水平。

圖 14.ADM7172輸出噪聲與負(fù)載電流的關(guān)系

表示LDO輸出噪聲的另一種方法是噪聲頻譜密度。在給定頻率下，1 Hz帶寬上的均方根噪聲在寬頻率范圍內(nèi)繪制。然后，該信息可用于計算給定帶寬下特定頻率下的均方根噪聲。圖15顯示了ADM1在10 Hz至7172 MHz范圍內(nèi)的噪聲頻譜密度。

圖 15.ADM7172噪聲頻譜密度與負(fù)載電流的關(guān)系

結(jié)論

LDO 是提供關(guān)鍵功能的簡單設(shè)備。必須考慮許多因素才能正確應(yīng)用它們并獲得最佳結(jié)果。通過對常用LDO術(shù)語的基本了解，設(shè)計工程師可以成功地瀏覽數(shù)據(jù)手冊，以確定對設(shè)計最重要的參數(shù)。

審核編輯：郭婷