二進(jìn)制,三進(jìn)制,五進(jìn)制
true,false表示0,1
電路閉合,電流流過(guò),代表“true真”;電路斷開(kāi),無(wú)電流流過(guò),代表false。
二進(jìn)制可以寫(xiě)成0和1,而不是true和false
早期計(jì)算機(jī)采用進(jìn)制
晶體管不僅可以控制電流開(kāi)關(guān),還可以控制電流大小,比如一些早期計(jì)算機(jī)是三進(jìn)制的,有三種狀態(tài);五進(jìn)制,五種狀態(tài)。 「狀態(tài)越多越難區(qū)分信號(hào)。而且抗干擾能力會(huì)越差」 (如果附件有電噪音,信號(hào)混在一起,每秒百萬(wàn)次變化的晶體管會(huì)讓信號(hào)變得更復(fù)雜)
因此,應(yīng)該盡可能把兩種信號(hào)分開(kāi),只用兩種開(kāi)關(guān)01狀態(tài)來(lái)減少這類(lèi)問(wèn)題:
布爾邏輯
「有一個(gè)數(shù)學(xué)分支的存在,專(zhuān)門(mén)用于處理“真”和“假”,已經(jīng)解決了所有法則和運(yùn)算,叫布爾代數(shù)」 (布爾是由Grorge Boole由來(lái),他用數(shù)學(xué)擴(kuò)展亞里士多德基于哲學(xué)的邏輯方法)
布爾用 邏輯 方程 系統(tǒng)而正式的證明真理(truth),在1847年的第一本書(shū)《邏輯的數(shù)學(xué)分析》中介紹過(guò):
「“在常規(guī)代數(shù)里,在高中學(xué)的那種變量的值是數(shù)字,可以進(jìn)行加減乘除之類(lèi)的操作;但在布爾代數(shù)中,變量的值是true,false,可以進(jìn)行邏輯操作”」
三個(gè)基本操作:NOT,AND,OR
基礎(chǔ)“真值表”
「晶體管中有一個(gè)是控制線路,兩個(gè)是電極??刂凭€路通電,半導(dǎo)體就會(huì)通電,底部的電極就有電流流出;反之亦然。」
「電流是從上到下流動(dòng)的。」 控制線路可以想象成輸入,底部的電極想象成輸出。一個(gè)晶體管有一個(gè)輸入和輸出??刂凭€路通電(輸入打開(kāi))半導(dǎo)體就會(huì)導(dǎo)電,底部電極就有電路i流出(輸出也會(huì)打開(kāi));反過(guò)來(lái)控制線路沒(méi)有電流(false)時(shí)半導(dǎo)體就不導(dǎo)電,因此下面的電極就沒(méi)有電流就是false
「轉(zhuǎn)換為布爾函數(shù)就是輸入為true,輸出為true;輸入為false,輸出也為false。這個(gè)叫做“真值表”:」
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
這個(gè)圖表示電路的基本邏輯門(mén)電路??梢宰鳛镻NP晶體管電路、與門(mén)或門(mén)。
發(fā)表于 03-15 10:06
?6348次閱讀
傳輸門(mén)是由外部施加的邏輯電平控制的NMOS和PMOS晶體管組成的雙向開(kāi)關(guān)。
發(fā)表于 08-10 09:02
?3681次閱讀
”,因?yàn)楫?dāng)兩個(gè)輸入均為真(HIGH)時(shí)輸出為真。然后,我們可以將2輸入邏輯或門(mén)的操作定義為:“如果A或B為真,則Q為真”2輸入晶體管或門(mén)可以使用如下所示連接在一起的RTL電阻-
發(fā)表于 01-20 09:00
”,因?yàn)楫?dāng)兩個(gè)輸入均為真(HIGH)時(shí)輸出為真。然后,我們可以將2輸入邏輯或門(mén)的操作定義為:“如果A或B為真,則Q為真”2輸入晶體管或門(mén)可以使用如下所示連接在一起的RTL電阻-
發(fā)表于 01-21 08:00
直接連接到晶體管的基極。兩個(gè)晶體管都必須截止為“ OFF”,以在Q輸出。邏輯或非門(mén)可使用數(shù)字電路產(chǎn)生所需的邏輯功能,并被賦予一個(gè)符號(hào),其形狀為帶有圓圈的標(biāo)準(zhǔn)或
發(fā)表于 01-22 09:00
數(shù)據(jù)流到公共數(shù)據(jù)總線上。數(shù)字邏輯門(mén)可由電阻,晶體管和二極管等分立元件制成,以形成RTL(電阻晶體管邏輯
發(fā)表于 01-27 08:00
邏輯門(mén)是邏輯電路的基本組成部分,可以由晶體管來(lái)構(gòu)成,邏輯門(mén)大致可以分為基本
發(fā)表于 05-22 14:16
?6.1w次閱讀
常見(jiàn)的晶體管有二極管、三極管和MOS管,主要的邏輯門(mén)電路:與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或
發(fā)表于 11-01 11:03
?1.6w次閱讀
常見(jiàn)的晶體管有二極管、三極管和MOS管,主要的邏輯門(mén)電路:與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或
發(fā)表于 11-04 15:46
?8631次閱讀
用于不同目的的不同邏輯。但本文的重點(diǎn)將放在OR Gate上,因?yàn)樯院笪覀儗⑹褂?BJT 晶體管電路構(gòu)建 OR Gate,類(lèi)似于我們之前構(gòu)建的AND Gate 晶體管電路。
發(fā)表于 08-23 15:38
?3017次閱讀
晶體管不僅可以控制電流開(kāi)關(guān),還可以控制電流大小,比如一些早期計(jì)算機(jī)是三進(jìn)制的,有三種狀態(tài);五進(jìn)制,五種狀態(tài)。 **「狀態(tài)越多越難區(qū)分信號(hào)。而且抗干擾能力會(huì)越差」** (如果附件有電噪音,信號(hào)混在一起,每秒百萬(wàn)次變化的晶體管會(huì)讓信號(hào)變得更復(fù)雜)
發(fā)表于 02-02 11:25
?563次閱讀
邏輯門(mén)(LogicGates)是集成電路設(shè)計(jì)的基本組件,通過(guò)晶體管或MOS管組成的簡(jiǎn)單邏輯門(mén),可
發(fā)表于 04-30 09:14
?3682次閱讀
常見(jiàn)的晶體管有二極管、三極管和MOS管,主要的邏輯門(mén)電路:與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或
發(fā)表于 04-26 14:51
?9269次閱讀
、異或非門(mén)。在大多數(shù)邏輯門(mén)中,低狀態(tài)大約為零伏?(0?V),而高狀態(tài)大約為正五伏?(+5?V)。
現(xiàn)在,我將展示使用?NPN?和?PNP?晶體管的邏輯
發(fā)表于 09-25 11:40
?869次閱讀
在數(shù)字電子領(lǐng)域,TTL(晶體管-晶體管邏輯)邏輯門(mén)是構(gòu)建復(fù)雜數(shù)字系統(tǒng)的基石。TTL技術(shù)以其可靠性、成本效益和廣泛的應(yīng)用而聞名。 TTL
發(fā)表于 11-18 10:36
?609次閱讀
評(píng)論