I2C_CLK容性負(fù)載導(dǎo)致access失敗怎么解決

像這樣的事情幾乎每周都在發(fā)生，前天是MDX access fail，今天是I2C fail。

因?yàn)樽龅拇螖?shù)多了，就成了熟練工，想起我剛工作前幾周每隔幾天都要問公司的前輩，我這I2C怎么又不通了...今天通了，明天又不通了。

故障現(xiàn)象：I2C 接口訪問reg不通。

Part 02

DEBUG過程：

三板斧，直接量I2C/SDA對地IO阻值，clk 幾K、sda幾M，沒有太大異常，因?yàn)橛猩舷吕?a target="_blank">電阻。

然后直接量示波器波圖，很明顯它“羊”了。

放大看一下，這些上下脈沖，其實(shí)就是clk的正負(fù)邊沿

Part 03

因?yàn)橛邢惹?/p>

[debug04]GPIO對地短路問題

的經(jīng)驗(yàn)，波圖極其相似。

我們這次直接給出結(jié)論：

CLK信號 drive不動，看波圖疑似clock對地短路/存在較大容性負(fù)載。

查PCB背后貼了大電容（巨大，uF級）。拆除電容，故障恢復(fù)，結(jié)題~

我們可以對比下2種case，短路/容性負(fù)載下的波圖差異：

大容性負(fù)載：

短路：

我做下猜測：

clk跳變沿，短路的脈沖更窄，容性負(fù)載應(yīng)當(dāng)脈沖更寬，誰更容易產(chǎn)生振鈴？打個問號