從傳感器到ADC的危險路徑：工程師要做什么？

問題：

是否有一個構(gòu)建模塊允許我將微小的傳感器輸出信號直接傳輸?shù)?a href="http://www.wenjunhu.com/tags/adc/" target="_blank">ADC輸入電壓？

答：

是的，最新的ADI儀表放大器系列可以抑制CM，收集差分信號，將電壓轉(zhuǎn)換為ADC輸入電壓要求，并一舉保護ADC免受過壓影響！

在無數(shù)工業(yè)、汽車、儀器儀表和眾多其他應(yīng)用中，最普遍的挑戰(zhàn)之一是如何將微小的傳感器信號正確連接到ADC，以進行數(shù)字化和數(shù)據(jù)采集。換能器信號通常很弱，很脆弱，可能很嘈雜，看起來像一個非常高的阻抗源，并且可能位于巨大的共模（CM）電壓之上。這些都不利于ADC輸入喜歡看到的內(nèi)容。在本文中，我將介紹最近的集成解決方案，這些解決方案可能會一勞永逸地滿足可憐的工程師的幫助請求，超出當前可用的范圍。我還將介紹詳細的設(shè)計步驟，以配置驅(qū)動ADC輸入的完整傳感器接口儀表放大器（儀表放大器）。

圖1.從傳感器到ADC的挑戰(zhàn)。

什么適合傳感器，為什么會有問題？

這個問題的簡短答案是儀表放大器。這就是換能器更喜歡研究的：儀表放大器。

儀表放大器可能具有精度（低失調(diào)）和低噪聲，不會破壞小輸入信號。它們具有適用于許多傳感器信號（如應(yīng)變片、壓力傳感器等）的差分輸入，并且能夠抑制存在的任何 CM，只留下我們感興趣的原始小電壓，沒有不需要的 CM。 儀表放大器具有巨大的輸入阻抗，不會加載傳感器，確保脆弱的信號不受信號處理的影響。此外，儀表放大器允許大增益和較大的可選增益范圍（通常使用單個外部電阻器），以實現(xiàn)最大的靈活性，使目標小信號適應(yīng)遠高于信號路徑噪聲電平的電壓，并適合ADC模擬輸入。由于儀表放大器專為精度而設(shè)計，因此它們經(jīng)過內(nèi)部調(diào)整，可在很寬的工作溫度下保持其性能，并且不受電源電壓變化的影響。它們還通過具有非常低的增益誤差來保持其精度，從而隨著擺幅的變化而限制測量或信號誤差。

ADC輸入希望看到什么？

ADC輸入不是最容易驅(qū)動的負載。有來自內(nèi)部電容器的電荷注入，C代數(shù)轉(zhuǎn)換器在圖2中，前端的開關(guān)動作使得為ADC進行量化提供高度線性和建立的信號是一項具有挑戰(zhàn)性的任務(wù)。驅(qū)動ADC輸入的驅(qū)動因素必須能夠處理這些大電荷注入，并在下一個轉(zhuǎn)換周期之前快速建立。此外，驅(qū)動器噪聲和失真不應(yīng)成為限制因素，具體取決于ADC分辨率（位數(shù)）。

圖2.ADC輸入驅(qū)動具有挑戰(zhàn)性。

綜上所述，這些要求并非易事，尤其是對于低功耗驅(qū)動器。此外，作為半導(dǎo)體工藝現(xiàn)代化的一部分，ADC的工作電源電壓與日俱增。作為這種趨勢的不良副作用，ADC輸入往往更容易受到輸入過壓應(yīng)力和可能的傷害或損壞的影響。這就需要有外部電路來防止這種過壓。任何此類外部電路都不應(yīng)限制帶寬或引起任何類型的失真，此外還不應(yīng)向信號添加任何可測量的噪聲。同樣非常希望整個電路反應(yīng)迅速，并從過壓事件中優(yōu)雅快速地恢復(fù)。

此外，還存在轉(zhuǎn)換輸入信號以符合ADC模擬輸入電壓范圍的挑戰(zhàn)。為執(zhí)行此任務(wù)而添加的任何電路元件都受到前面列出的所有約束（即低失真、低噪聲、足夠帶寬等）。

問題是：如果儀表放大器可以直接驅(qū)動ADC就好了！

盡管儀表放大器帶來了所有這些功能，但它們也存在一些缺點，需要更多的電路元件來完成從物理世界（傳感器）到數(shù)字世界（ADC）的路徑。傳統(tǒng)上，儀表放大器不是驅(qū)動ADC挑剔輸入的首選電路元件（有些ADC比其他ADC更挑剔）。儀表放大器已經(jīng)做到了太多，以至于希望它做得更多似乎是不公平的！

克服ADC驅(qū)動器的諧波失真（HD）是一項艱巨的挑戰(zhàn)。以下是ADC驅(qū)動器必須滿足或超過的失真類型的表達式，作為ADC分辨率的函數(shù)：

SINAD：信噪比 + 失真

ENOB：有效位數(shù)

因此，對于 16 位的 ENOB，SINAD ≥ 98 dB

目前市場上的儀表放大器通常不是用來驅(qū)動ADC輸入的。最常見的原因是這些器件缺乏高分辨率ADC所需的線性度。線性度或諧波失真（也稱為THD，總諧波失真）是阻止儀表放大器直接驅(qū)動ADC的最可能限制因素。當復(fù)雜的波形被數(shù)字化時，一旦被失真項污染，信號就會與任何此類污染無法區(qū)分，因此數(shù)據(jù)采集就會受到影響！驅(qū)動器還應(yīng)該能夠從前面解釋的ADC輸入電荷注入瞬態(tài)快速建立。

改進的當前解決方案

借助新的儀表放大器系列，我們現(xiàn)在擁有一個器件系列，可以完成儀表放大器傳統(tǒng)上所做的所有工作，而且它現(xiàn)在可以很好地直接驅(qū)動ADC，并保護ADC輸入！LT6372-1（增益范圍為0 dB至60 dB）和LT6372-0.2（增益/衰減范圍為–14 dB至+46 dB）有助于完成可直接驅(qū)動ADC輸入的精密傳感器接口的任務(wù)。

圖3.理想的傳感器放大器/ADC驅(qū)動器可視化。

使用高精度、低噪聲儀表放大器（如 LT6372 系列）直接驅(qū)動一個 ADC 模擬輸入，無需增加另一個放大或緩沖級，具有明顯的優(yōu)勢。其中一些優(yōu)勢包括減少元件數(shù)量、功耗、成本和電路板面積，以及高CMR、出色的直流精度、低1/f噪聲和單元件增益選擇。

許多被選為 ADC 驅(qū)動器的高速運放可能不具備 LT1 系列所具有的低 6372/f 噪聲，因為它是建立在專有工藝之上的。此外，可能必須增加額外的緩沖和增益級來放大小傳感器信號。采用直接儀表放大器內(nèi)ADC驅(qū)動時，放大器級或基準電壓源均無額外的噪聲源或直流失調(diào)項。

LT6372-1 和 LT6372-0.2 具有極高的輸入阻抗，能夠連接傳感器或類似的信號輸入，并提供大增益 （LT6372-1） 或衰減 （LT6372-0.2） 而不會引起負載，而其低失真和低噪聲可確保在高達 16 kSPS 的 150 位和較低分辨率 ADC 下實現(xiàn)準確轉(zhuǎn)換而不會降級。圖4顯示了每個器件在給定增益設(shè)置下可以實現(xiàn)的帶寬。

圖4.LT6372-1 和 LT6372-0.2 在不同增益下的頻率響應(yīng)。

請參考圖 5 了解 LT6372-1 的失真與頻率的關(guān)系，以確保失真項不會顯著影響在最高目標頻率下考慮的 ADC 的 THD 性能。以ADC為例，LTC2367-16的SINAD規(guī)格為94.7 dB。為確保驅(qū)動器不占主導(dǎo)地位，圖5顯示LT6372-1是頻率低于~5 kHz的合適選擇。

圖5.LT6372-1 總諧波比與頻率的關(guān)系。

將 LT6372-1 用作 ADC 驅(qū)動器的細節(jié)

除了前面提到的優(yōu)勢之外，LT6372系列的分離基準架構(gòu)（圖6所示為單獨的RF1和RF2引腳）提供了一種優(yōu)雅的方式，可以直接高效地將信號轉(zhuǎn)換到ADC FS電壓范圍內(nèi)，而無需使用額外的基準電壓源和其他外部電路來實現(xiàn)相同的目標。 從而降低成本和復(fù)雜性。對于大多數(shù)ADC，REF2（如圖所示與V相關(guān)）OCM此處的直流電壓）將連接到 ADC V裁判電壓，這將確保ADC模擬輸入中電平為V裁判/2.

圖6.LT6372 分離基準，用于將信號轉(zhuǎn)換至 ADC 模擬輸入。

LT6372 系列內(nèi)置輸出箝位 （CLHI 和 CLLO） 可確保 ADC 的敏感輸入不會因正方向或負方向的瞬變而受到侵犯或可能受到損害。它們允許無失真的輸出擺幅直至箝位電壓，具有快速響應(yīng)和恢復(fù)功能，以提供ADC保護，并在可能觸發(fā)任一箝位的瞬態(tài)后快速恢復(fù)正常工作。

一些SAR ADC的模擬輸入對放大器的驅(qū)動負載提出了挑戰(zhàn)。放大器需要具有低噪聲和快速建立，并具有高直流精度，以將不需要的信號擾動保持在7LSB或更低。更高的采樣速率和更高階的ADC對放大器提出了更高的要求。圖<>顯示了典型SAR ADC的輸入。

圖7.采集/采樣模式下的SAR ADC輸入。

圖7所示的開關(guān)位置對應(yīng)于采樣或采集模式，其中模擬輸入連接到采樣電容C代數(shù)轉(zhuǎn)換器在下一階段的操作開始轉(zhuǎn)換之前。

在此階段開始之前，開關(guān) S2 已將 C 放電代數(shù)轉(zhuǎn)換器電壓為 0 V 或其他偏置點，例如 FS/2。在采樣周期開始時，當S1閉合而S2打開時，VSH和模擬輸入之間的電壓差導(dǎo)致瞬態(tài)電流流動，從而使C代數(shù)轉(zhuǎn)換器可以向模擬輸入電壓充電。對于更高采樣速率的ADC，該電流可高達50 mA。電容器 C內(nèi)線有助于緩解由于電流階躍而導(dǎo)致的放大器輸出電壓的階躍變化，但放大器仍然受到其干擾，需要在采集周期結(jié)束前及時建立。電阻器 R內(nèi)線將驅(qū)動程序與 C 隔離內(nèi)線并且還減少了驅(qū)動重型電容器時對穩(wěn)定性的影響。R 值的選擇內(nèi)線和 C內(nèi)線是在與這種電流注入的更多隔離和由于以這種方式形成的低通濾波器而導(dǎo)致的建立時間下降之間進行權(quán)衡。該濾波器還可以幫助降低帶外噪聲并提高SNR，盡管這不是其主要功能。

ADC前端RC元件價值設(shè)計

選擇 R 的值需要考慮許多因素內(nèi)線和 C內(nèi)線.以下是通過FFT或其他方式測量的影響ADC動態(tài)響應(yīng)的因素摘要：

CEXT：充當輸入電荷反沖產(chǎn)生的電荷桶，以最小化電壓階躍，從而縮短建立時間。

太大：它可能會影響放大器的穩(wěn)定性，并可能降低LPF滾降頻率，過低而無法通過信號。

太小：來自ADC輸入的電荷反沖變得太大，無法及時建立。

REXT：在放大器輸出和C之間提供隔離內(nèi)線以確保穩(wěn)定性。

太大：它可能會使建立時間恒定過長。在觀察ADC輸入非線性阻抗時，也可能導(dǎo)致THD增加。1會增加IR壓降誤差。

太?。悍糯笃骺赡茏兊貌环€(wěn)定，或者其正向路徑建立可能因 C 而受到影響內(nèi)線.

以下是設(shè)計 R 的幾個設(shè)計步驟內(nèi)線和 C內(nèi)線以LT2367-16 ADC為例，由最大輸入頻率為6372 kHz的LT1-2驅(qū)動，f在，采樣率為 150 kSPS（有關(guān)以下一些公式的完整推導(dǎo)，請參閱參考文獻 1）：

選擇一個 C內(nèi)線足夠大，可以充當電荷桶，以最大程度地減少充電反沖：

其中：

CDAC：ADC 輸入電容 = 45 pF （LTC2367-16）

→ C內(nèi)線= 10 nF（選定）

計算ADC輸入電壓階躍V步用：

其中：

VREF = 5 V （LTC2367-16）

CDAC：ADC 輸入電容 = 45 pF （LTC2367-16）

CEXT = 10 nF（從早期開始）

→ V步= 22 mV（計算）

注意：此V步函數(shù)假定 C代數(shù)轉(zhuǎn)換器在每個采樣周期結(jié)束時放電至地，LTC2367-16 就是這種情況。五世步參考文獻1中的公式具有不同的假設(shè)，因為它適用于ADC架構(gòu)，其中C代數(shù)轉(zhuǎn)換器電壓在樣品之間保持。

計算輸入 R 的數(shù)量內(nèi)線× C內(nèi)線時間常數(shù)，NTC，需要建立，假設(shè)階躍輸入呈指數(shù)建立：

其中：

VSTEP：ADC輸入電壓步進較早計算

VHALF_LSB：LSB/2 尺寸（伏特）。使用5 V FS和16位時，即38 μV （= 5 V/217）

→ NTC = 6.4 個時間常數(shù)

計算時間常數(shù) τ：

其中：

tACQ：ADC采集時間;tACQ = tCYC – tHOLD

假設(shè)采樣率為 150 kSPS：

tCYC = 6.67 μs （= 1/150 kHz）

tHOLD = 0.54 μs （LTC2367-16）

因此：tACQ = 6.13 μs

→ τ ≤ 0.96 μs

使用 τ 和 C內(nèi)線已知，R內(nèi)線可以計算：

→·內(nèi)線≤ 96 Ω

我們現(xiàn)在有了外部RC值，允許所選ADC正確建立。如果計算出的 R內(nèi)線太高，C內(nèi)線可以增加和R內(nèi)線重新計算以減小其值，反之亦然。圖 8 顯示了 R 的值內(nèi)線對于 C 的選定值內(nèi)線以簡化在此示例條件下操作時的任務(wù)。

圖8.ADC外部輸入RC關(guān)系，用于正確建立。

使用前面的步驟查找合適的 REXT 和 CEXT 起始值。應(yīng)執(zhí)行臺架測試和評估，并根據(jù)需要優(yōu)化這些值，同時牢記此類更改對性能的影響。

總結(jié)

引入了一個新的儀表放大器系列，以幫助彌合傳感器和數(shù)據(jù)采集之間的差距。詳細探討了這些器件的特性，并舉例說明了如何設(shè)計ADC前端組件，以確保驅(qū)動器和ADC組合能夠提供預(yù)期的分辨率。