利用高壓VCO設(shè)計(jì)高性能鎖相環(huán)

圖3.使用預(yù)過濾的有源濾波器。

反相拓?fù)涞膬?yōu)點(diǎn)是將電荷泵輸出偏置在固定電壓下，通常為電荷泵電壓的一半（VP/2）—雜散性能的最佳選擇。需要注意提供干凈的偏置電壓，最好是專用的低噪聲線性穩(wěn)壓器，如ADP150，并盡可能靠近運(yùn)算放大器輸入引腳進(jìn)行充分的去耦。分壓器網(wǎng)絡(luò)中使用的電阻值應(yīng)最小化，以減少其噪聲貢獻(xiàn)。使用反相拓?fù)鋾r(shí)，確保PLLIC允許PFD極性反轉(zhuǎn)非常重要，如有必要，可以抵消運(yùn)算放大器的反轉(zhuǎn)并以正確的極性驅(qū)動(dòng)VCO。ADF4xxx系列具有這一特性。

同相環(huán)路濾波器配置不需要專用偏置，因此可以成為更緊湊的解決方案。電荷泵電壓現(xiàn)在將在其工作范圍內(nèi)變化，而不是偏置在固定電平。因此，使用這種濾波器類型時(shí)，使用具有軌到軌輸入的運(yùn)算放大器更為關(guān)鍵。（下一節(jié)將介紹輸入電壓范圍要求。

運(yùn)算放大器的選擇

運(yùn)算放大器的選擇是最大化有源濾波器潛力的關(guān)鍵。除了帶寬之外，要考慮的主要性能規(guī)格是：

噪聲電壓密度—以 nV/√Hz 表示

電流噪聲—以pA/√Hz表示

輸入偏置電流

共模電壓范圍

濾波器的輸出直接影響產(chǎn)生的頻率和相位;因此，運(yùn)算放大器的噪聲電壓密度可以指示有源濾波器將增加多少相位噪聲。放大器噪聲在PLL環(huán)路帶寬內(nèi)和帶外均有增加，在環(huán)路濾波器的轉(zhuǎn)折頻率處最為明顯，特別是對(duì)于具有高噪聲電壓密度的放大器。因此，保持放大器的低噪聲以實(shí)現(xiàn)放大器和高壓VCO的任務(wù)非常重要：提供較低的相位噪聲。一個(gè)好的設(shè)計(jì)目標(biāo)是<10 nV/√Hz。與誤差電流脈沖相比，電流噪聲通常相當(dāng)小，因此其影響往往比電壓噪聲小得多。

相對(duì)于PFD輸出電流具有較大輸入偏置電流的運(yùn)算放大器可能會(huì)導(dǎo)致PLL輸出頻譜上產(chǎn)生較大的雜散。為了保持VCO調(diào)諧電壓恒定和PLL鎖定，電荷泵必須在每個(gè)PFD周期內(nèi)替換運(yùn)算放大器輸入端消耗的偏置電流。這調(diào)制了 V調(diào)整PFD頻率處的電壓，并在等于PFD頻率的偏移處在載波周圍引起雜散。輸入偏置電流越高，V的調(diào)制越大調(diào)整電壓和雜散幅度越高。

另一個(gè)重要的運(yùn)算放大器規(guī)格共模電壓范圍或輸入電壓范圍（IVR）經(jīng)常被忽視，導(dǎo)致最終設(shè)計(jì)出現(xiàn)嚴(yán)重問題。IVR 確定輸入端子在最大/最小信號(hào)和正/負(fù)電源軌之間所需的間隙。

早期工作電壓為±15 V的運(yùn)算放大器的典型IVR電壓為±12 V，后來添加的慢速橫向PNP輸入級(jí)允許IVR包含負(fù)電源軌，從而提供單電源供電能力。雖然任何運(yùn)算放大器都將在接地和正電源上運(yùn)行，但有必要觀察與電源軌的距離。

例如，廣受歡迎的OP27采用±15 V電源時(shí)，IVR為±12.3 V。這意味著輸入電壓需要至少為正負(fù)電源軌的±2.7 V。該范圍低端的這種限制使其在單電源操作中與寬輸入擺幅一起使用時(shí)沒有吸引力。雙電源設(shè)計(jì)選項(xiàng)（如果可用）允許更多的運(yùn)算放大器選擇（并簡(jiǎn)化輸入偏置問題）。如果需要單電源設(shè)計(jì)，請(qǐng)使用允許輸入電壓在軌間擺幅的運(yùn)算放大器（但其中許多可能具有更高的噪聲-電壓規(guī)格）。因此，為了獲得最佳結(jié)果，需要具有低噪聲電壓密度以實(shí)現(xiàn)低相位噪聲、低輸入偏置電流以實(shí)現(xiàn)低雜散的運(yùn)算放大器，以及用于單電源操作的軌到軌輸入的運(yùn)算放大器。表1列出了ADI公司的一些運(yùn)算放大器及其與上述設(shè)計(jì)標(biāo)準(zhǔn)相關(guān)的規(guī)格。

表 1.推薦用于PLL有源環(huán)路濾波器的運(yùn)算放大器

運(yùn)算放大器的選擇取決于應(yīng)用。如果PFD雜散遠(yuǎn)遠(yuǎn)超出環(huán)路帶寬（例如，在小數(shù)N分頻頻率合成器中），則雙極結(jié)型晶體管輸入（BJT）運(yùn)算放大器（如OP184或OP27）將是合適的選擇。由BJT的高輸入偏置電流引起的PFD雜散將被環(huán)路濾波器很好地衰減，PLL可以充分利用BJT運(yùn)算放大器的低噪聲電壓密度。

如果應(yīng)用要求PFD與環(huán)路帶寬比很?。ɡ纾谡麛?shù)N分頻頻率合成器中），則應(yīng)在噪聲和雜散電平之間達(dá)成折衷;AD820和AD8661可能是不錯(cuò)的選擇。

值得注意的是，盡管有源濾波器往往會(huì)給PLL帶來噪聲，但在某些應(yīng)用領(lǐng)域，它們充當(dāng)緩沖器的能力比無源濾波器具有性能優(yōu)勢(shì)。例如，如果VCO的調(diào)諧端口上有高漏電流，導(dǎo)致PFD雜散較高，則可以使用運(yùn)算放大器來降低雜散電平。運(yùn)算放大器的低阻抗輸出可輕松提供調(diào)諧端口漏電流。

設(shè)計(jì)示例

考慮一個(gè)LO具有以下規(guī)格的示例：

倍頻程調(diào)諧范圍從 1000 MHz 到 2000 MHz

相位噪聲要求在 1 MHz 偏移時(shí)為 –142 dBc/Hz

雜散 < –70 dBc

250kHz 通道間距

鎖定時(shí)間 < 2 ms

提供 15 V 或 30 V 單電源

為了覆蓋1 GHz頻段，同時(shí)滿足相位噪聲目標(biāo)，必須使用高壓VCO和有源環(huán)路濾波器。相位噪聲和雜散規(guī)格以及單電源限制將推動(dòng)運(yùn)算放大器的選擇。為了滿足雜散規(guī)格，運(yùn)算放大器的輸入偏置電流必須很低，而使用具有低電壓噪聲的運(yùn)算放大器可以實(shí)現(xiàn)最佳的相位噪聲。通過選擇JFET輸入運(yùn)算放大器（例如AD8661），可以實(shí)現(xiàn)兩者之間的折衷，其輸入偏置電流為0.3 pA，電壓噪聲為12 nV/√Hz。該器件還可以滿足單電源要求。RFMD UMS-2000-A16 VCO 被選中以覆蓋倍頻程范圍。

最好的起點(diǎn)是仿真，涉及ADIsimPLL支持的有源濾波器拓?fù)?工具。圖3顯示了兩種推薦的濾波器類型，但ADIsimPLL也支持其他配置。

對(duì)于PLL，選擇了可在整數(shù)或小數(shù)模式下工作的ADF4150;它還具有 2/4/8/16/32 的輸出分頻器選項(xiàng)，可實(shí)現(xiàn)從 2 GHz 到 31.25 MHz 的連續(xù)覆蓋。ADF4150與圖2所示的ADF4350類似，但對(duì)于需要滿足更嚴(yán)格的相位噪聲要求的應(yīng)用，它允許選擇外部VCO。在仿真中，PLL環(huán)路濾波器設(shè)置為20 kHz，以嘗試最小化運(yùn)算放大器噪聲貢獻(xiàn)，同時(shí)保持PLL鎖定時(shí)間小于2 ms。

圖4顯示了仿真和測(cè)量系統(tǒng)中噪聲（dBc）與頻率失調(diào)的函數(shù)關(guān)系圖，使用ADF4150 PLL、UMS VCO和基于AD8661的濾波器。由于有源環(huán)路濾波器增加的噪聲，在大約20 kHz處的峰值為–90 dBc，在兩個(gè)噪聲曲線中都可以看到，但仍能滿足1 MHz偏移時(shí)的–142 dBc/Hz目標(biāo)。為了降低帶內(nèi)噪聲，可以使用低噪聲運(yùn)算放大器，如OP184或OP27，但代價(jià)是產(chǎn)生更高的雜散;或者PLL環(huán)路帶寬可以降低到20 kHz以下。

圖4.ADIsimPLL仿真與使用AD8661作為PLL有源濾波器運(yùn)算放大器的測(cè)量性能。

圖5顯示了使用OP27時(shí)約6 dB的改善。在這種情況下，雜散不會(huì)顯著增加，因?yàn)榄h(huán)路帶寬相對(duì)較窄。進(jìn)一步降低帶寬將改善100 kHz以下偏移的相位噪聲，但代價(jià)是PLL鎖定時(shí)間增加。所有這些權(quán)衡都可以在進(jìn)入實(shí)驗(yàn)室之前使用ADIsimPLL仿真進(jìn)行測(cè)試。

圖5.在有源環(huán)路濾波器中使用AD8661與OP27測(cè)量PLL的性能。

突發(fā)新聞：高壓相環(huán)

到目前為止，討論的驅(qū)動(dòng)力是需要使用有源濾波器將低壓PLL器件連接到高壓VCO的需求。然而，高壓PLL正在變得可用，大大減少了對(duì)有源濾波器的需求。ADF4113HV PLL就是一個(gè)例子，它集成了一個(gè)高壓電荷泵，具有–212 dBc/Hz歸一化相位噪底。在這種情況下，PLL電荷泵輸出可高達(dá)15 V，從而在VCO之前允許更簡(jiǎn)單的無源濾波器。

該系列高壓PLL將很快通過將最大電壓增加到30 V的器件和具有高壓電荷泵的小數(shù)N分頻PLL進(jìn)一步增強(qiáng)。有關(guān)更新和新產(chǎn)品信息，請(qǐng)?jiān)L問 PLL 網(wǎng)站。

集成VCO的寬帶寬PLL

使用帶高壓VCO的有源濾波器的另一種選擇是使用完全集成的高性能PLL，如ADF4350，如圖2所示。在這種情況下，VCO集成在芯片上。通過使用多頻段VCO方法，可以避免上述寬調(diào)諧范圍和低相位噪聲的固有權(quán)衡。在ADF4350中，片上集成了三個(gè)獨(dú)立的VCO，每個(gè)VCO有16個(gè)重疊的子頻段，總共有48個(gè)子頻段。每次更新頻率時(shí)，都會(huì)啟動(dòng)自動(dòng)校準(zhǔn)以選擇適當(dāng)?shù)腣CO子帶。

這顯示了將VCO設(shè)計(jì)從分立式解決方案轉(zhuǎn)變?yōu)楣杌鉀Q方案的真正好處：可以在最小的面積內(nèi)實(shí)現(xiàn)顯著的集成度，從而實(shí)現(xiàn)更大的設(shè)計(jì)靈活性。例如，ADF4350還集成了一個(gè)可編程輸出分頻器級(jí)，允許頻率覆蓋范圍從137.5 MHz一直到4.4 GHz，對(duì)于希望在多個(gè)頻率和標(biāo)準(zhǔn)中重復(fù)使用相同設(shè)計(jì)的無線電設(shè)計(jì)人員來說，這是一個(gè)非常有吸引力的功能。

ADF4350采用5 mm方形LFCSP封裝，與標(biāo)準(zhǔn)的12.7 mm方形VCO封裝相比。性能水平接近分立式設(shè)計(jì)，100 kHz 偏移時(shí)的相位噪聲為 –114 dBc/Hz，1 MHz 偏移時(shí)的相位噪聲為 –134 dBc/Hz。

圖6.該圖顯示了ADF4350 VCO電壓與頻率關(guān)系中的48個(gè)不同頻段。

審核編輯：郭婷