多軌供電系統(tǒng)中的監(jiān)控和排序

今天的電子系統(tǒng)可能有許多不同的電源軌。在采用模擬電路以及微處理器、DSP、ASIC 和 FPGA 的系統(tǒng)中尤其如此。為實現(xiàn)可靠、可重復的操作，需要控制每個電源電壓的開關時序、上升和下降速率、應用順序和幅度。給定的電源系統(tǒng)設計可能包括電源排序、電源跟蹤以及電源電壓/電流監(jiān)測和控制?，F(xiàn)有的電源管理IC可用于執(zhí)行上電和斷電的排序、跟蹤和監(jiān)控功能。

排序和跟蹤設備可以監(jiān)視和控制多個軌道;其功能可能包括設置導通時間和電壓斜坡速率、欠壓和過壓故障檢測、裕量調節(jié)（在標稱電壓值范圍內的電源調整）和有序關斷。用于這些應用的IC范圍從簡單的純模擬器件（帶有電阻器、電容和比較器）到高度集成的狀態(tài)機和可編程器件（通過I進行數(shù)字控制）。2C總線。在某些情況下，系統(tǒng)的穩(wěn)壓器和控制器可能包括關鍵控制功能。

采用多個開關控制器和穩(wěn)壓器的系統(tǒng)的另一個考慮因素是如何最大限度地降低它們在不同開關頻率下工作時產生的系統(tǒng)噪聲。通常需要同步穩(wěn)壓器的時鐘。事實上，當今許多高性能開關控制器和穩(wěn)壓器都可以同步到外部時鐘。

圖1.電源軌控制的類型。

電源排序和跟蹤

電源排序需要按特定順序打開或關閉電源。電源序列的控制可以簡單地基于既定的時間順序，或者電源的導通時間可能取決于另一個電源達到編程閾值。電源跟蹤基于這樣一個事實，即電源不能（通常也不應該）提供其電壓的瞬時變化;電源系統(tǒng)設計人員可以有利地利用這一點來控制每個電源相對于系統(tǒng)中其他電源的壓擺率。供應跟蹤分為三類：重合、比率和偏移。圖 1 顯示了四個圖表，分別比較了排序、重合跟蹤、比率跟蹤和偏移跟蹤。

在圖1a中，三個電源的打開和關閉順序是定時的。這里首先是3.3 V電源，后續(xù)電源的導通和關斷延遲時間取決于應用的需求。這種簡單的排序技術可以確保不超過有源元件的最大額定值，如果這些額定值要求按特定順序激活電源。這方面的一個例子是，在驅動ADC的放大器上電之前，需要保證ADC的電源存在，如果不提供此電源，可能會導致ADC前端損壞。

在圖1b（同步跟蹤）中，所有三個電源同時導通，并以相同的速率相互跟蹤，因此在施加較高電源電壓之前建立最低電源電壓。掉電以相反的方式完成。這是一個很好的例子，說明在較舊的FPGA或微處理器應用中如何啟動電源，在輔助或I/O電源啟動之前，較低的內核電壓應該處于活動狀態(tài)。本文稍后將展示賽靈思 Virtex-5 FPGA 的同步跟蹤示例。

在圖1c中，電源以不同的壓擺率啟動。如前所述，控制電源壓擺率dV/dt的能力對于防止電路中的大去耦電容浪涌電流（充電電流）損壞非常有用。如果不加以控制，浪涌電流可能會大大超過正常工作電流。壓擺率限制可以防止有源器件閂鎖、電容器短路、PCB走線的潛在損壞以及直插式保險絲熔斷。

在圖1d中，所有電源都具有相同的壓擺率，但其應用時間由預定的失調電壓決定。這種類型的跟蹤適用于需要限制電源電壓差的設備;通常出現(xiàn)在混合信號元件（如DAC和ADC）的最大額定值部分。這種方法可以防止對零件造成永久性損壞。

基于 FPGA 的設計示例

使用FPGA的系統(tǒng)供電為處理多個電源系統(tǒng)的主題提供了很好的對象課程。正確控制FPGA電源可以決定可靠、可重復的設計與實驗室中或更糟糕的現(xiàn)場可能出現(xiàn)的災難性故障。大多數(shù)FPGA具有多個電源軌，通常標記為V首席運營官， V科考和 VCCINT.這些電源分別用于為 FPGA 內核、輔助電路（如時鐘和 PLL）和接口邏輯供電。

這些電源軌的考慮因素可分為：

軌道的排序

軌道電壓的公差要求

可能需要電源的軟啟動或壓擺率控制。

作為說明性示例，請考慮 Xilinx Virtex-5 系列 FPGA 的電源要求，該系列提供廣泛的功能，包括邏輯可編程性、信號處理和時鐘管理。根據數(shù)據手冊，Virtex-5 需要 V 的上電序列CCINT， V科考和 V首席運營官.這些電源相對于地的斜坡時間為200 μs（最小值至50 ms最大值）。推薦的工作條件如表1所示。

表 1.賽靈思 Virtex-5 電源軌要求

如前所述，Virtex-5需要同步電壓跟蹤。此外，電源必須在特定的推薦工作容差范圍內，并且必須在指定的dV/dt范圍內上升和下降。

但FPGA只是一個更大系統(tǒng)的一部分。為了詳細說明此示例，假設有一個高電流 5V 主系統(tǒng)電源軌。為 FPGA 內核供電的 1V 電源容差為 ±5% （±50mV），需要提供高達 4A 的電流。3V 電源是容差為 ±5% 的通用邏輯電源，在本例中，需要提供 4A 電流才能為 FPGA I/O 和設計中的其他邏輯器件供電。2.5 V電源是一種模擬電源，必須提供100 mA的低噪聲電流。

此應用的一個良好解決方案是采用雙通道降壓控制器ADP1850，用于1 V和3 V大電流電源。ADP1850的特性包括軟啟動控制、同步跟蹤以及從電源與主電源時序控制。上電斜坡速率由 SS1 和 SS2 引腳上的電容器控制。在本例中，3 V數(shù)字電源是主電源。對于2.5 V模擬電源，ADP150超低噪聲低壓差穩(wěn)壓器（LDO）是絕佳選擇;它可以從ADP1850的PGOOD2信號進行排序。系統(tǒng)簡化圖示，顯示了一般時序控制流程，如圖2所示（有關完整詳情，請參見ADP1850數(shù)據手冊）。

圖2.用于 Virtex-5 的電源系統(tǒng)。

上面的例子說明了排序和跟蹤的常見用法;它可以擴展到當今的許多多電源系統(tǒng)，包括基于微處理器的系統(tǒng)以及涉及混合信號技術的ADC和DAC系統(tǒng)。

模擬電壓和電流監(jiān)控 （ADM1191）

對于需要精確監(jiān)控多個系統(tǒng)電源電流和電壓的高可靠性應用，可以使用易于部署的模擬監(jiān)控電路。例如，測量精度為1%的數(shù)字功率監(jiān)控器ADM1191包括一個用于電流和電壓回讀的12位ADC、一個精密電流檢測放大器和一個提供過流中斷的ALERTB輸出。圖3顯示了ADM1191在具有主機控制器（如微處理器或微控制器）的應用中的應用。

圖3.一個簡單的電源電壓和電流監(jiān)視器。

ADM1191通過進行通信I2C 總線到主機控制器。通過配置其A0和A1引腳的邏輯輸入電平，同一系統(tǒng)中總共可以尋址16個器件。本地控制器可以通過將測量的電壓和電流相乘來計算電源軌上的功耗。ALERTB 信號通過中斷控制器快速通知過流情況，即快速警告故障情況，以幫助保護系統(tǒng)免受損壞。

結合測序和監(jiān)測

大型固定系統(tǒng)，甚至一些高性能插件卡，都有許多需要控制和監(jiān)控的電源軌。圖4顯示的是一個具有8個電源軌的復雜電源系統(tǒng)。該系統(tǒng)的核心是ADM1066，這是一款靈活的高度集成的超級時序控制器，可提供完整的功率控制。功能包括排序、監(jiān)控、裕量調節(jié)和可編程性。ADM106x系列中的其他器件增加了溫度監(jiān)控和看門狗功能。

圖4.控制 8 軌電源系統(tǒng)。

8 軌系統(tǒng)有三個主電源軌：12 V、5 V 和 3 V。其他電源軌由這些電源軌派生而成，使用開關穩(wěn)壓器和LDO。每個穩(wěn)壓器都有一個使能輸入，由ADM1066的10個可編程驅動器（PD）輸出之一驅動，從而允許用戶按受控順序啟動所有電源軌。ADM1066內置電荷泵，可升壓6個PD輸出電壓，為外部N-MOSFET提供高壓驅動，在需要控制更高電壓電源的情況下充當電源軌開關。

ADM1066具有板載EEPROM，用于存儲電源系統(tǒng)控制參數(shù)。ADI公司提供的實用程序可簡化器件配置。這使得啟動和運行的任務變得更加容易，消除了耗時的代碼開發(fā)。隨著系統(tǒng)的發(fā)展和新部件的加入，可以輕松調整供應順序。時序參數(shù)和電壓跳變點可輕松重新編程。這一有價值的功能可節(jié)省開發(fā)時間并降低可能的電路板旋轉風險。

數(shù)字輸出信號——PWRGD（電源良好）、VALID和SYSRST（系統(tǒng)恢復）——由ADM1066生成，用于在輪詢時或通過中斷或數(shù)字輸入通知系統(tǒng)微控制器電源系統(tǒng)的狀態(tài)，以便在存在故障情況時采取措施。這種快速通知可以防止電容器短路和其他危險情況造成的災難性損壞。PWR_ON和/RESET是系統(tǒng)控制器到ADM1066的數(shù)字輸入，完成整個系統(tǒng)控制環(huán)路。

ADM1066的電源裕量調節(jié)

ADM1066的片內DAC可用于在系統(tǒng)開發(fā)期間執(zhí)行電源裕量調節(jié)，當設計人員需要調整電源電壓以優(yōu)化其電平或使其遠離標稱值時。這種裕量調節(jié)功能允許系統(tǒng)在電源限值范圍內進行全面表征，而無需使用外部儀器。該功能通常在在線測試（ICT）期間執(zhí)行，例如，當制造商希望保證被測產品在標稱電源電壓范圍內±5%時正常工作時。從圖4所示電路開始，用戶可以在許多電源軌上實現(xiàn)裕量調節(jié)。

開環(huán)電源裕度

對電源進行裕量調節(jié)的最簡單方法（例如DC-DC轉換器或LDO）是將額外的電阻開關到電源模塊的反饋節(jié)點中，以改變反饋或微調節(jié)點處的電壓，從而使用DAC強制輸出電壓按所需量向上或向下裕量調節(jié)。使用這種衰減器（圖5），可以通過更新相關DAC輸出上的值，使用SMBus遠程命令ADM11066為電源裕量。該過程可以使用開環(huán)技術實現(xiàn)，獨立于系統(tǒng)控制回路。

圖5.開環(huán)裕量。

ADM1066可以使用六個板載電壓輸出DAC（DAC1至DAC6）驅動到被裕量調節(jié)的功率模塊的反饋引腳，從而對多達6個電源執(zhí)行開環(huán)裕量調節(jié)。實現(xiàn)此功能的最簡單電路是衰減電阻（R3），它將DACx引腳連接到DC-DC轉換器的反饋節(jié)點。當DACx輸出電壓設置為等于反饋電壓時，沒有電流流入衰減電阻，DC-DC轉換器輸出電壓不會改變。使DACx高于反饋電壓迫使電流進入反饋節(jié)點，DC-DC轉換器的輸出必須下降以補償這一點。為了提高DC-DC轉換器輸出，DACx輸出電壓設置為低于反饋節(jié)點電壓。為了降低噪聲，如圖所示，串聯(lián)電阻可以分成兩個電阻，它們之間的節(jié)點可以通過DC-DC轉換器上的電容對地去耦。

閉環(huán)電源裕度

更準確和全面的裕量計算方法在閉環(huán)系統(tǒng)中使用類似的電路。圖4顯示了1.2 V輸出的示例。要裕量調節(jié)的電源軌上的電壓可以通過VX2回讀，以將電源軌精確地裕量到目標電壓。ADM1066集成了實現(xiàn)此目的所需的所有電路，12位逐次逼近型ADC讀取監(jiān)控電壓電平，6個電壓輸出DAC如上所述調整電源電平。這些電路可與其他智能（如微控制器）一起使用，以實現(xiàn)閉環(huán)裕量調節(jié)系統(tǒng)，該系統(tǒng)允許將任何DC-DC轉換器或LDO電源設置為任何電壓，精確到目標的±0.5%以內。

要在要測試的軌道上實現(xiàn)閉環(huán)裕量調節(jié)，請使用以下步驟：

禁用六個 DACx 輸出。

將DACx輸出電壓設置為等于反饋節(jié)點上的電壓。

啟用 DAC。

讀取連接到 VPx、VH 或 VXx 引腳之一的 DC-DC 轉換器輸出端的電壓。

如有必要，向上或向下修改DACx輸出電壓以調整DC-DC轉換器輸出電壓。否則停止;已達到目標電壓。

將DAC輸出電壓設置為一個值，該值使電源輸出改變所需的量（例如，±5%）。

重復該過程，直到達到該電源軌所需的電壓。

步驟1至3確保當每個DACx輸出緩沖器導通時，它對DC-DC轉換器輸出幾乎沒有直接影響。DAC輸出緩沖器設計為上電時不會出現(xiàn)瞬態(tài)“毛刺”，方法是先上電緩沖器以跟隨引腳電壓。它此時不驅動引腳。正確使能輸出緩沖器后，緩沖器輸入切換到DAC，緩沖器的輸出級導通，幾乎消除了輸出毛刺。

開關穩(wěn)壓器的同步

在使用多個開關穩(wěn)壓器或控制器的具有多個電源軌的系統(tǒng)中，由于內部開關頻率的差異，這些器件存在交互的可能性。這可能會導致拍頻諧波，從而大大增加電源噪聲并對EMI測試造成嚴重破壞。幸運的是，許多開關控制器和穩(wěn)壓器的設計允許其內部時鐘同步。LDO 不存在這個問題，但由于它們的電流輸出有限，并且在大多數(shù)情況下效率低下，并不總是希望使用它們。

雙通道開關穩(wěn)壓器ADP2116是可同步器件的一個很好的例子。其 SYNC/CLKOUT 引腳可通過 SCFG 引腳配置為輸入 SYNC 引腳或輸出 CLKOUT 引腳。作為輸入SYNC引腳，它將ADP2116同步至外部時鐘;兩個通道以外部時鐘頻率的一半切換，彼此異相 180°。

作為 CLKOUT 引腳，它提供的輸出時鐘是通道開關頻率的兩倍，異相角度為 90°。因此，配置為CLKOUT選項的單個ADP2116可以充當主轉換器，并為所有其他DC-DC轉換器（包括其他ADP2116器件）提供外部時鐘（圖6）。它們配置為從站，接受主站的外部時鐘并與之同步。通過同步系統(tǒng)中的所有DC-DC轉換器，這種方法可以防止可能導致EMI問題的拍頻諧波。

圖6.從外部時鐘同步ADP2116。

結論

本文討論處理多個電源系統(tǒng)的方法。時序控制器、監(jiān)視器、穩(wěn)壓器和控制器提供的高度功能集成使設計人員無需使用充滿分立IC的電路板即可解決潛在的電源問題，這種功能為設計人員提供了良好的價值，并以最少的重新設計和電路板旋轉增加了成功設計的幾率。

審核編輯：郭婷