2023年EDA產(chǎn)業(yè)趨勢展望

電子發(fā)燒友網(wǎng)報道（文/周凱揚）在整個半導(dǎo)體產(chǎn)業(yè)中，晶圓廠、芯片設(shè)計公司以及EDA廠商可謂缺一不可，EDA工具作為工程師手中的工具，貫穿了設(shè)計、制造等產(chǎn)業(yè)。伴隨著各行各業(yè)都投入到芯片設(shè)計的行列中來，EDA產(chǎn)業(yè)再度迎來了一輪爆發(fā)，也催生了不少新的行業(yè)趨勢。

EDA全流程之路，收購不會停止

對于EDA廠商來說，做到全流程設(shè)計工具，而不是單個環(huán)節(jié)的點工具，才能收獲最大的利潤，形成的競爭力也不可同日而語。但哪怕是對于新思、Cadence和西門子EDA這樣的巨頭來說，同樣是靠長期的積累和收購才完成的。

對于國產(chǎn)EDA廠商來說，隨著近幾年各種初創(chuàng)EDA公司的崛起，一心追求全流程化的他們肯定不會放過這一機會，例如去年9月，芯華章收購了仿真軟件廠商瞬曜電子，將其整合到芯華章的數(shù)字驗證全流程EDA產(chǎn)品線上。去年10月，已經(jīng)完成了模擬設(shè)計全流程的華大九天，同樣斥資收購了香港的EDA廠商芯達芯片，可以預(yù)見晶圓制造EDA和數(shù)字設(shè)計EDA的全流程將是華大九天接下來的主要方向。


反觀那些國際EDA巨頭，他們在完成了設(shè)計工具的全流程化后，都已經(jīng)開辟了IP業(yè)務(wù)，近年來的收購也主要是集中在不同的IP廠商，通過其IP業(yè)務(wù)進一步加強EDA核心業(yè)務(wù)的競爭力。

特定領(lǐng)域的半導(dǎo)體設(shè)計

哪怕完成全流程工具的布局后，EDA公司的業(yè)務(wù)擴張也遠未停止。電子產(chǎn)品正在朝著特定領(lǐng)域的方向發(fā)展，僅僅考慮芯片或電路板的傳統(tǒng)規(guī)格已經(jīng)不夠了，這幾年特定領(lǐng)域的IC設(shè)計呈現(xiàn)了急劇增加的趨勢，比如5G帶火的RFIC設(shè)計，自動駕駛帶火的雷達芯片設(shè)計，以及云服務(wù)帶火的HPC設(shè)計等等。

這些領(lǐng)域為EDA廠商帶來了更高的客戶多樣性，比如汽車廠商、云服務(wù)廠商，甚至是消費電子廠商等。但也為產(chǎn)品開發(fā)團隊帶來了更大的挑戰(zhàn)，比如更高的系統(tǒng)復(fù)雜性、更嚴(yán)苛的性能和成本要求，以及更短的開發(fā)周期等等。從廠商的收購動向中，我們也能看出一些端倪，比如Ansys、新思等廠商開始收購光電設(shè)計工具開發(fā)商，發(fā)力硅光芯片和激光雷達芯片等設(shè)計。

這些特定領(lǐng)域的芯片設(shè)計帶來了新的標(biāo)準(zhǔn)和要求，甚至是過去的EDA廠商未曾涉獵的，比如光電設(shè)計的物理驗證、汽車仿真與測試

EDA上云規(guī)模將進一步擴大

對于AI和HPC這類對芯片設(shè)計要求更高的應(yīng)用來說，不僅對開發(fā)團隊的創(chuàng)新提出了要求，也對其硬件計算資源提出了更高的要求，所以上云被提了出來?？梢猿掷m(xù)擴張的算力資源，為設(shè)計與驗證提供了便利，大大降低了芯片設(shè)計自動化的效率，也降低了基礎(chǔ)設(shè)施的添置和管理成本。

像亞馬遜這樣的云服務(wù)廠商，連自己的服務(wù)器芯片，也選了100%云端設(shè)計。在這一趨勢下，EDA廠商們紛紛開啟了自己的上云之路。以EDA三巨頭為例，新思推出了FlexEDA，Cadence推出了OnCloud，西門子EDA推出了Veloce云，國內(nèi)的國微思爾芯、芯華章、英諾達和速石科技等，也都紛紛開始發(fā)展云端EDA業(yè)務(wù)。

選擇公有云還是專有云，采用多云還是單云方案，云端設(shè)備是通用服務(wù)器還是專用設(shè)備，都加劇了使用者的選擇困難癥，但對于EDA和芯片設(shè)計這種高安全標(biāo)準(zhǔn)的工作來說，不管是哪一種方案，云端設(shè)計安全都至關(guān)重要。所以在推進EDA上云的過程中，EDA廠商必須對設(shè)計安全做好全方位的保障。

雖然芯片初創(chuàng)公司的數(shù)量逐漸增多，但他們所設(shè)計的產(chǎn)品并非都需要高性能的基礎(chǔ)設(shè)備，甚至對他們來說，上云也并非一個減少成本的選擇。話雖如此，在半導(dǎo)體行業(yè)略顯萎靡的今年，更快的產(chǎn)品研發(fā)周期無疑將成為不少公司生存下去的根本，而上云雖然不是必經(jīng)之路，但在沒有改變設(shè)計習(xí)慣的前提下，還是給到了一個更高效率的選擇。

真正的AI輔助設(shè)計

我們都說EDA是輔助芯片設(shè)計，提高PPA和良率的核心基礎(chǔ)工具，那么賦予EDA這一能力的，除了廠商開發(fā)的各種點工具外，如今又多出了一個AI。AI算法可以幫助客戶更高效的設(shè)計芯片，過去一個團隊數(shù)個月的工作量，在AI驅(qū)動EDA工具的輔助下，可以做到一個設(shè)計工程師幾天內(nèi)完成。

比如新思推出的DSO.ai，會在龐大的芯片設(shè)計解決方案空間中尋找優(yōu)化目標(biāo)，通過強化學(xué)習(xí)來提高芯片PPA；Cadence的Cerebrus利用機器學(xué)習(xí)建立芯片設(shè)計圖譜，自動優(yōu)化設(shè)計來改進芯片的PPA。

反觀國產(chǎn)EDA廠商，在AI/ML技術(shù)上的應(yīng)用就稍顯落后了，其中固然也有起步較慢的原因，但國內(nèi)廠商必須得開始將其納入規(guī)劃中了。從招股書等公開信息來看，這些國產(chǎn)EDA公司也都認(rèn)同AI將成為EDA技術(shù)發(fā)展的未來趨勢，但從他們的在研項目來看，卻并沒有在此加大投入，即便有，也主要是集中在提升工具的優(yōu)化和分析效率上。2023年，很難去判斷國產(chǎn)廠商在這塊是否會有所進展，但國外EDA大廠肯定會在AI上加大投入。

靠DTCO加深與晶圓廠的合作

雖說AI這塊國內(nèi)EDA廠商還沒有大動作，但在DTCO（設(shè)計工藝協(xié)同優(yōu)化）上，已經(jīng)有國內(nèi)廠商都已經(jīng)重視起來了。DTCO可以幫助晶圓廠工藝實現(xiàn)更高的邏輯密度和更優(yōu)秀的PPA，去年概倫電子發(fā)布的NanoDesigner，就是基于DTCO理念來開發(fā)的全流程平臺。但真正要想實現(xiàn)DTCO，不僅要在軟件設(shè)計上做出創(chuàng)新，也需要和提供先進工藝的晶圓廠打好關(guān)系。

國內(nèi)頭部EDA廠商已經(jīng)打入了臺積電、三星、中芯國際和格芯等先進晶圓廠的EDA生態(tài)聯(lián)盟中，甚至不少都已經(jīng)獲得了其先進工藝的技術(shù)認(rèn)證。但如何將設(shè)計和制造兩大環(huán)節(jié)結(jié)合在一起，還是一個棘手的問題。國內(nèi)廠商目前在晶圓廠的客戶定位里分量還不算高，這點從先進工藝的PDK和器件庫開發(fā)中就能看出。

從今年開始，預(yù)計會有更多晶圓廠和EDA廠商展開合作，全面推進DTCO創(chuàng)新的普及，同時DTCO帶來的優(yōu)勢，也會開始在芯片設(shè)計公司的產(chǎn)品中顯現(xiàn)出來。哪怕是7nm這樣已經(jīng)投產(chǎn)4年多的成熟工藝，也有可能會因為DTCO迎來一輪回春。