DDS技術(shù)的優(yōu)點(diǎn)和局限性及應(yīng)用示例

直接數(shù)字合成 （DDS） 技術(shù)用于生成和修改高質(zhì)量波形，廣泛應(yīng)用于醫(yī)學(xué)、工業(yè)、儀器儀表、通信和國防等廣泛領(lǐng)域。本文概述了該技術(shù)，介紹了其優(yōu)點(diǎn)和局限性，并介紹了一些應(yīng)用示例以及使該技術(shù)更容易獲得的新產(chǎn)品。

介紹

眾多行業(yè)的一個(gè)關(guān)鍵要求是準(zhǔn)確生成、輕松操作和快速更改各種頻率和類型的波形。無論寬帶收發(fā)器需要具有出色無雜散動態(tài)性能的敏捷低相位噪聲頻率源，還是工業(yè)測量和控制系統(tǒng)需要穩(wěn)定的頻率激勵，在保持相位連續(xù)性的同時(shí)快速、輕松且經(jīng)濟(jì)高效地生成可調(diào)波形的能力都是直接數(shù)字頻率合成可以滿足的關(guān)鍵設(shè)計(jì)標(biāo)準(zhǔn)。

頻率合成的任務(wù)

日益嚴(yán)重的頻譜擁塞，加上對更低功率、更高質(zhì)量測量設(shè)備的永不滿足的需求，要求使用新的頻率范圍并更好地利用現(xiàn)有頻率范圍。因此，人們正在尋求更好地控制頻率生成——在大多數(shù)情況下，在頻率合成器的協(xié)助下。這些設(shè)備使用給定的頻率fC，以生成相關(guān)所需頻率（和相位）的波形，fOUT一般關(guān)系可以簡單地寫成

fOUT = εx× fC

其中比例因子εx，有時(shí)稱為歸一化頻率。

該方程始終使用實(shí)數(shù)的逐步近似算法來實(shí)現(xiàn)。當(dāng)比例因子是有理數(shù)，兩個(gè)相對素?cái)?shù)的比值時(shí)，輸出頻率和參考頻率將諧波相關(guān)。然而，在大多數(shù)情況下，εx 可以屬于更廣泛的實(shí)數(shù)集，并且近似過程一旦落在可接受的范圍內(nèi)就會被截?cái)唷?/p>

直接數(shù)字頻率合成

頻率合成器的一個(gè)實(shí)際實(shí)現(xiàn)是直接數(shù)字頻率合成（DDFS），通常簡稱為直接數(shù)字頻率合成（DDS）。該技術(shù)使用數(shù)字?jǐn)?shù)據(jù)處理來生成與固定頻率參考或時(shí)鐘源f相關(guān)的頻率和相位可調(diào)輸出。 C.在DDS架構(gòu)中，基準(zhǔn)或系統(tǒng)時(shí)鐘頻率由比例因子除以，比例因子由可編程二進(jìn)制調(diào)諧字設(shè)置。

簡單地說，直接數(shù)字頻率合成器將一系列時(shí)鐘脈沖轉(zhuǎn)換為模擬波形，通常是正弦波、三角波或方波。如圖1所示，其基本部件包括：相位累加器，產(chǎn)生對應(yīng)于輸出波形相位角的數(shù)字，相數(shù)字轉(zhuǎn)換器，產(chǎn)生在特定相位角下輸出幅度的瞬時(shí)數(shù)字部分，以及數(shù)模轉(zhuǎn)換器（DAC），將該數(shù)字值轉(zhuǎn)換為采樣模擬數(shù)據(jù)點(diǎn)。

圖1.DDS系統(tǒng)的功能框圖。

對于正弦波輸出，相位數(shù)字轉(zhuǎn)換器通常是一個(gè)正弦查找表（圖 2）。相位累加器計(jì)數(shù)N，以產(chǎn)生與fC根據(jù)等式，

其中：
M 是調(diào)諧字的分辨率（24 位到 48 位）。
N 是fC對應(yīng)于相位累加器輸出字的最小增量相位變化。

圖2.帶DAC的典型DDS架構(gòu)和信號路徑。

由于對N的變化會導(dǎo)致輸出相位和頻率的立即變化，因此系統(tǒng)本質(zhì)上是相位連續(xù)的，這是許多應(yīng)用中的關(guān)鍵屬性。與鎖相環(huán)（PLL）等模擬型系統(tǒng)相比，不需要環(huán)路建立時(shí)間。

DAC通常是專門設(shè)計(jì)用于DDS內(nèi)核（相位累加器和相位幅度轉(zhuǎn)換器）的高性能電路。在大多數(shù)情況下，生成的器件（通常是單個(gè)芯片）通常稱為完整的DDS或C-DDS。

實(shí)用的DDS器件通常集成多個(gè)寄存器，以實(shí)現(xiàn)各種頻率和相位調(diào)制方案。當(dāng)包括在內(nèi)時(shí)，相位寄存器的內(nèi)容被添加到相位累加器之后。這使得輸出正弦波能夠與相位調(diào)諧字相對應(yīng)。這對于通信系統(tǒng)中的相位調(diào)制應(yīng)用非常有用。加法器電路的分辨率決定了相位調(diào)諧字中的位數(shù)，因此也決定了延遲的分辨率。

在單個(gè)器件中集成DDS引擎和DAC各有利弊，但無論是否集成，都需要DAC來創(chuàng)建具有卓越純度的高質(zhì)量模擬信號。DAC將數(shù)字正弦輸出轉(zhuǎn)換為模擬正弦波，可以是單端或差分。一些關(guān)鍵要求是低相位噪聲、出色的寬帶 （WB-） 和窄帶 （NB-） 無雜散動態(tài)范圍 （SFDR） 以及低功耗。如果是外部元件，DAC需要足夠快才能處理信號，因此具有并行端口的器件很常見。

DDS 與其他解決方案

頻率生成的其他可能性包括模擬鎖相環(huán) （PLL）、時(shí)鐘發(fā)生器以及使用 FPGA 對 DAC 的輸出進(jìn)行動態(tài)編程。通過檢查頻譜性能和功耗，可以對技術(shù)進(jìn)行簡單的比較，如表1所示。

表 1.DDS 與競爭技術(shù) — 高級比較

鎖相環(huán)是一種反饋環(huán)路，包括：相位比較器、分壓器和壓控振蕩器 （VCO）。相位比較器將參考頻率與輸出頻率（通常除以系數(shù)N）進(jìn)行比較，相位比較器產(chǎn)生的誤差電壓施加到VCO上，VCO產(chǎn)生輸出頻率。當(dāng)環(huán)路建立時(shí)，輸出將在頻率和/或相位上與基準(zhǔn)電壓源保持精確的關(guān)系。長期以來，PLL一直被認(rèn)為是低相位噪聲和高無雜散動態(tài)范圍（SFDR）應(yīng)用的卓越器件，這些應(yīng)用需要在特定目標(biāo)頻段內(nèi)提供高保真度和穩(wěn)定的信號。

它們無法準(zhǔn)確快速地調(diào)諧頻率輸出和波形，響應(yīng)速度慢，限制了它們對捷變跳頻和某些頻移和相移鍵控應(yīng)用等應(yīng)用的適用性。

其他方法，包括帶有嵌入式DDS引擎的現(xiàn)場可編程門陣列（FPGA），與現(xiàn)成的DAC相結(jié)合以合成輸出正弦波，解決了PLL的跳頻困難，但也有其自身的弱點(diǎn)。系統(tǒng)的主要缺點(diǎn)包括更高的操作和接口電源要求、更高的成本、大尺寸以及系統(tǒng)開發(fā)人員的額外軟件、硬件和內(nèi)存開銷。例如，使用現(xiàn)代 FPGA 上的 DDS 引擎選件生成動態(tài)范圍為 60 dB 的 10 MHz 輸出信號需要高達(dá) 72 kB 的內(nèi)存。此外，設(shè)計(jì)人員需要熟悉微妙的權(quán)衡和DDS內(nèi)核的架構(gòu)。

實(shí)際上（見表2），CMOS處理的快速發(fā)展，加上現(xiàn)代數(shù)字設(shè)計(jì)技術(shù)和改進(jìn)的DAC拓?fù)浣Y(jié)構(gòu)，使DDS技術(shù)實(shí)現(xiàn)了以前在各種應(yīng)用中無法達(dá)到的功耗、頻譜性能和成本水平。雖然完整的DDS產(chǎn)品永遠(yuǎn)無法與高端DAC技術(shù)和FPGA的定制組合所能實(shí)現(xiàn)的最高性能和設(shè)計(jì)靈活性相媲美，但尺寸、功耗和成本優(yōu)勢，加上DDS器件的簡單性，可能使它們很容易成為許多應(yīng)用的首選。

表 2.基準(zhǔn)分析摘要—頻率生成技術(shù) （<50 MHz）

另請注意，由于DDS器件從根本上體現(xiàn)了生成輸出波形的數(shù)字方法，因此它可以簡化某些解決方案的架構(gòu)，或者可以對波形進(jìn)行數(shù)字編程。雖然正弦波通常用于解釋DDS的功能和操作，但從現(xiàn)代DDS IC很容易產(chǎn)生三角波或方波（時(shí)鐘）輸出，避免了前一種情況下的查找表和后一種情況下的DAC，其中集成一個(gè)簡單而精確的比較器就足夠了。

DDS 性能和限制

圖像和信封：正弦（x）/x 滾降

DAC的實(shí)際輸出不是連續(xù)的正弦波，而是具有正弦時(shí)間包絡(luò)的一系列脈沖。相應(yīng)的頻譜是一組圖像和別名。圖像沿著sin（x）/x包絡(luò)分布（參見圖3中的|幅度|圖）。濾波對于抑制目標(biāo)頻帶外的頻率是必要的，但它不能抑制通帶內(nèi)出現(xiàn)的高階混疊（例如，由于DAC非線性）。

奈奎斯特準(zhǔn)則規(guī)定，每個(gè)周期至少需要兩個(gè)樣本來重建所需的輸出波形。圖像響應(yīng)在采樣輸出頻譜中創(chuàng)建L A時(shí)鐘 ×f外.在此示例中，其中f時(shí)鐘= 25 MHz 和f外= 5 MHz，第一個(gè)和第二個(gè)圖像出現(xiàn)在（見圖3）在f時(shí)鐘 ×f外，或 20 MHz 和 30 MHz。第三和第四個(gè)圖像出現(xiàn)在 45 MHz 和 55 MHz 處。請注意，sin（x）/x 零點(diǎn)出現(xiàn)在采樣頻率的倍數(shù)處。在以下情況下f外大于奈奎斯特帶寬（1/2f時(shí)鐘），第一個(gè)圖像響應(yīng)將在奈奎斯特帶寬內(nèi)顯示為混疊圖像（例如，15 MHz信號將混疊低至10 MHz）。鋸齒圖像不能使用傳統(tǒng)的奈奎斯特抗鋸齒濾波器從輸出中濾除。

圖3.在 DDS 中的 Sin（x）/x 滾降。

在典型的DDS應(yīng)用中，使用低通濾波器來抑制輸出頻譜中鏡像響應(yīng)的影響。為了保持低通濾波器的截止要求合理且濾波器設(shè)計(jì)簡單，公認(rèn)的準(zhǔn)則是限制f外帶寬約為 40%f時(shí)鐘頻率使用經(jīng)濟(jì)型低通輸出濾波器。

任何給定圖像響應(yīng)基波的振幅都可以使用 sin（x）/x 公式計(jì)算。由于該功能隨頻率滾降，基波輸出的幅度將與其調(diào)諧頻率成反比;在DDS系統(tǒng)中，直流至奈奎斯特帶寬的降幅為–3.92 dB。

第一個(gè)圖像的幅度很大，在基波的3 dB以內(nèi)。為了簡化DDS應(yīng)用的濾波要求，重要的是生成頻率規(guī)劃并分析圖像的頻譜考慮因素以及所需時(shí)的sin（x）/x幅度響應(yīng)f外和f時(shí)鐘頻率。支持ADI公司DDS產(chǎn)品系列的在線交互式設(shè)計(jì)工具可以快速輕松地仿真圖像的位置，并允許用戶選擇圖像超出目標(biāo)頻帶的頻率。有關(guān)其他有用信息，請參閱更多信息和有用鏈接部分。

輸出頻譜中的其他異常，例如DAC的積分和差分線性誤差、與DAC相關(guān)的毛刺能量以及時(shí)鐘饋通噪聲，將不會遵循sin（x）/x滾降響應(yīng)。這些異常在輸出頻譜中的許多地方表現(xiàn)為諧波和雜散能量，但幅度通常遠(yuǎn)低于鏡像響應(yīng)。DDS器件的一般本底噪聲由基板噪聲、熱噪聲效應(yīng)、接地耦合和其他信號耦合源的累積組合決定。DDS器件的本底噪聲、性能雜散和抖動受電路板布局、電源質(zhì)量以及最重要的輸入?yún)⒖紩r(shí)鐘質(zhì)量的影響很大。

抖動

一個(gè)完美的時(shí)鐘源應(yīng)該有精確的時(shí)間間隔出現(xiàn)的邊沿，永遠(yuǎn)不會改變。當(dāng)然，這是不可能的;即使是最好的振蕩器也是由非理想元件構(gòu)成的，并且存在噪聲和其他缺陷。高質(zhì)量、低相位噪聲晶體振蕩器將具有皮秒量級的抖動，這些抖動累積在數(shù)百萬個(gè)時(shí)鐘邊沿上。抖動是由熱噪聲、振蕩器電子電路的不穩(wěn)定性以及通過電源、接地和輸出連接的外部干擾引起的，所有這些都會導(dǎo)致振蕩器時(shí)序的干擾。此外，振蕩器還受到外部磁場或電場以及附近發(fā)射器的RF干擾的影響。振蕩器電路中的簡單放大器、逆變器或緩沖器也會增加信號抖動。

因此，選擇具有低抖動和銳邊的穩(wěn)定參考時(shí)鐘振蕩器至關(guān)重要。較高頻率的參考時(shí)鐘允許更大的過采樣，并且通過分頻可以在一定程度上改善抖動，因?yàn)閷π盘栴l率進(jìn)行除法會在較長時(shí)間內(nèi)產(chǎn)生相同數(shù)量的抖動，從而降低信號抖動的百分比。

噪聲—包括相位噪聲

采樣系統(tǒng)中的噪聲取決于許多因素，首先是參考時(shí)鐘抖動，它表現(xiàn)為基波信號上的相位噪聲。在DDS系統(tǒng)中，截?cái)嘞辔患拇嫫鬏敵隹赡軙肱c代碼相關(guān)的系統(tǒng)錯誤。二進(jìn)制編碼字不會導(dǎo)致截?cái)噱e誤。然而，對于非二進(jìn)制編碼字，相位噪聲截?cái)嗾`差會在頻譜中產(chǎn)生雜散。雜散的頻率/幅度由碼字決定。DAC的量化和線性誤差也會增加系統(tǒng)中的諧波噪聲。時(shí)域誤差，如下沖/過沖和代碼毛刺，都會對輸出信號造成失真。

應(yīng)用

DDS 應(yīng)用程序可以分為兩個(gè)主要類別：

需要敏捷頻率源進(jìn)行數(shù)據(jù)編碼和調(diào)制應(yīng)用的通信和雷達(dá)系統(tǒng)

測量、工業(yè)和光學(xué)應(yīng)用，需要具有可編程調(diào)諧、掃描和激勵功能的通用頻率合成功能

在這兩種情況下，更高的頻譜純度（更低的相位噪聲和更高的無雜散動態(tài)范圍）的趨勢越來越高，同時(shí)對遠(yuǎn)程或電池供電設(shè)備的低功耗和尺寸要求也越來越高。

調(diào)制/數(shù)據(jù)編碼和同步中的DDS

DDS技術(shù)起源于雷達(dá)和軍事應(yīng)用，其產(chǎn)品特性（性能改進(jìn)、成本和尺寸）的一些進(jìn)步相結(jié)合，使DDS技術(shù)在調(diào)制和數(shù)據(jù)編碼應(yīng)用中非常受歡迎。本節(jié)將討論兩種數(shù)據(jù)編碼方案及其與DDS系統(tǒng)的建議實(shí)現(xiàn)。

二進(jìn)制頻移鍵控（BFSK，或簡稱FSK）是最簡單的數(shù)據(jù)編碼形式之一。數(shù)據(jù)通過在兩個(gè)離散頻率的一個(gè)（二進(jìn)制 1 或標(biāo)記）和另一個(gè)（二進(jìn)制 0 或空格）之間移動連續(xù)載波的頻率來傳輸。圖4顯示了數(shù)據(jù)和傳輸信號之間的關(guān)系。

圖4.二進(jìn)制 FSK 調(diào)制。

二進(jìn)制 1 和 0 分別表示為兩個(gè)不同的頻率，f0 和 f1。這種編碼方案很容易通過DDS設(shè)備實(shí)現(xiàn)。改變代表輸出頻率的DDS頻率調(diào)諧字，以便從要傳輸?shù)?s和0s生成f0和f1。在ADI公司完整的DDS產(chǎn)品系列（AD9834和AD9838—另見附錄）中，用戶只需將兩個(gè)FSK電流頻率調(diào)諧字編程到IC的嵌入式頻率寄存器中即可。為了改變輸出頻率，專用引腳FSELECT選擇包含相應(yīng)調(diào)諧字的寄存器（見圖5）。

圖5.使用AD9834或AD9838 DDS的調(diào)諧字選擇器進(jìn)行FSK編碼。

相移鍵控（PSK）是另一種簡單的數(shù)據(jù)編碼形式。在PSK中，載波的頻率保持恒定，并且傳輸信號的相位變化以傳達(dá)信息?？梢允褂枚喾N方案來完成 PSK。最簡單的方法，通常稱為二進(jìn)制PSK（或BPSK），僅使用兩個(gè)信號相位：0°（邏輯1）和180°（邏輯0）。每個(gè)位的狀態(tài)根據(jù)前一個(gè)位的狀態(tài)確定。如果波的相位沒有改變，則信號狀態(tài)保持不變（低或高）。如果波的相位變化 180°，即相位反轉(zhuǎn)，則信號狀態(tài)發(fā)生變化（從低到高，或從高到低）。PSK編碼可通過DDS產(chǎn)品輕松實(shí)現(xiàn)，因?yàn)榇蠖鄶?shù)器件都有一個(gè)單獨(dú)的輸入寄存器（相位寄存器），可以加載相位值。該值直接添加到載波的相位中，而不改變其頻率。更改此寄存器的內(nèi)容會調(diào)制載波的相位，從而產(chǎn)生PSK輸出。對于需要高速調(diào)制的應(yīng)用，AD9834和AD9838具有成對相位寄存器，允許PSELECT引腳上的信號在預(yù)加載相位寄存器之間交替，以根據(jù)需要調(diào)制載波。

更復(fù)雜的PSK形式采用四個(gè)或八個(gè)波相。這允許二進(jìn)制數(shù)據(jù)以比BPSK調(diào)制更快的每次相變速率傳輸。在四相調(diào)制（正交PSK）中，可能的相位角為0°、+90°、?90°和+180°;每個(gè)相移可以代表兩個(gè)信號元素。AD9830、AD9831、AD9832和AD9835提供四相寄存器，可通過不斷更新寄存器的不同相位偏移來實(shí)現(xiàn)復(fù)雜的相位調(diào)制方案。

在同步模式下使用多個(gè) DDS 組件的 I/Q 功能

許多應(yīng)用需要生成兩個(gè)或多個(gè)具有已知相位關(guān)系的正弦波或方波信號。一個(gè)流行的例子是同相和正交調(diào)制（I/Q），這是一種技術(shù)，其中信號信息來自0°和90°相位角的載波頻率。兩個(gè)單獨(dú)的DDS組件可以從相同的源時(shí)鐘運(yùn)行到輸出信號，其相位關(guān)系可以直接控制和操縱。在圖6中，AD9838器件使用一個(gè)參考時(shí)鐘進(jìn)行編程;相同的RESET引腳用于更新兩個(gè)器件。通過這種方式，可以實(shí)現(xiàn)簡單的I/Q調(diào)制。

必須在上電后和將任何數(shù)據(jù)傳輸?shù)?DDS 之前啟動復(fù)位。這將在已知相位中建立DDS輸出，該相位成為允許同步多個(gè)DDS設(shè)備的通用參考角度。當(dāng)新數(shù)據(jù)同時(shí)發(fā)送到多個(gè)DDS器件時(shí)，可以保持相干的相位關(guān)系，或者可以通過相位偏移寄存器預(yù)測多個(gè)DDS器件之間的相對相位偏移。AD983x系列DDS產(chǎn)品具有12位相位分辨率，有效分辨率為0.1°。

圖6.同步兩個(gè) DDS 組件。

有關(guān)同步多個(gè)DDS器件的更多信息，請參見AN-605應(yīng)用筆記：同步多個(gè)基于DDS的AD9852頻率合成器。

網(wǎng)絡(luò)分析

電子世界中的許多應(yīng)用都涉及從模擬測量和光通信系統(tǒng)等網(wǎng)絡(luò)收集和解碼數(shù)據(jù)。通常，系統(tǒng)分析要求是激勵具有已知幅度和相位頻率的電路或系統(tǒng)，并通過系統(tǒng)分析響應(yīng)信號的信號特性。

在響應(yīng)信號上收集的信息用于確定關(guān)鍵系統(tǒng)信息。被測網(wǎng)絡(luò)的范圍（見圖7）可能相當(dāng)廣泛，包括電纜完整性測試、生物醫(yī)學(xué)傳感和流量測量系統(tǒng)。無論基本要求是生成基于頻率的信號并將響應(yīng)信號的相位和幅度與原始信號進(jìn)行比較，或者需要通過系統(tǒng)激勵一系列頻率，或者如果需要具有不同相位關(guān)系的測試信號（如在具有I/Q功能的系統(tǒng)中），直接數(shù)字頻率合成IC對于通過簡單而優(yōu)雅的軟件對激勵頻率和相位進(jìn)行數(shù)字控制非常有用。

圖7.使用頻率激勵的典型網(wǎng)絡(luò)分析架構(gòu)。

電纜完整性/損耗測量

電纜完整性測量是一種非侵入性方法，用于分析飛機(jī)布線、局域網(wǎng) （LAN） 和電話線等應(yīng)用中的電纜。確定性能的一種方法是查看通過電纜損失了多少信號。通過注入已知頻率和幅度的信號，用戶可以通過測量電纜遠(yuǎn)程部分的幅度和相位來計(jì)算電纜衰減。直流電阻和特性阻抗等參數(shù)將影響特定電纜的衰減。結(jié)果通常以低于測試頻率范圍內(nèi)信號源 （0 dB） 的分貝表示。感興趣的頻率取決于電纜類型。DDS設(shè)備具有產(chǎn)生寬頻率范圍的能力，可以用作具有必要頻率分辨率的激勵。

流量計(jì)

一個(gè)相關(guān)的應(yīng)用領(lǐng)域是管道中的水、其他液體和氣體流量分析。一個(gè)例子是超聲波流量測量，它基于相移原理工作，如圖8所示。基本上，信號從液體流動的通道的一側(cè)傳輸，傳感器傳感器位于另一側(cè)以測量相位響應(yīng) - 這取決于流速。這種技術(shù)有很多變化。測試頻率取決于被測物質(zhì);通常，輸出信號通常在一定頻率范圍內(nèi)傳輸。DDS 提供了無縫設(shè)置和更改頻率的靈活性。

圖8.超聲波流量計(jì)。

更多信息和有用的鏈接

交互式設(shè)計(jì)工具

這是什么？DDS的在線交互式設(shè)計(jì)工具是用于選擇調(diào)諧字的助手，給定參考時(shí)鐘和所需的輸出頻率和/或相位。該工具顯示調(diào)諧字和其他配置為一系列代碼的配置位，用于通過其串行接口對器件進(jìn)行編程。應(yīng)用外部重建濾波器后，可以顯示所選參考時(shí)鐘和輸出頻率的理想輸出諧波。ADI設(shè)計(jì)工具的鏈接可在交互式設(shè)計(jì)工具主頁上找到。AD9834設(shè)計(jì)工具就是一個(gè)例子。

評估套件

AD983x系列產(chǎn)品隨附功能齊全的評估套件，提供原理圖和布局。評估套件中提供的軟件允許用戶輕松編程、配置和測試器件（見圖9）。

圖9.AD9838評估軟件接口

審核編輯：郭婷