多脈沖發(fā)生器輔助IC測試

該電路由四通道運算放大器、邏輯門、按鈕開關(guān)、去抖動電路和D觸發(fā)器組成，可替代微控制器或任意波形發(fā)生器，產(chǎn)生對單個IC輸入進(jìn)行編程所需的串行數(shù)字代碼。

由于IC的尺寸不斷縮小，即使其復(fù)雜性增加，IC封裝也變得越來越小，即使其引腳數(shù)下降或保持不變。由此產(chǎn)生的引腳功能負(fù)擔(dān)使得需要串行編程等引腳節(jié)省措施。例如，過去可能有多個引腳可用于編程IC的電流或電壓限值，但今天的IC可能必須將該限值編碼為串行線路上的設(shè)定脈沖數(shù)。

因此，當(dāng)沒有微控制器或任意波形發(fā)生器時，如圖1所示的電路非常有用。該器件由四通道運算放大器、邏輯門、按鈕開關(guān)、去抖動電路和 D 觸發(fā)器組成，可產(chǎn)生 500Hz 的 1、2 或 3 脈沖突發(fā)。

圖1.該串行脈沖發(fā)生器經(jīng)過跳線編程，可產(chǎn)生 1、2 或 3 脈沖突發(fā)。

在振蕩器部分，積分器（U1A）在其輸出端產(chǎn)生三角波，從而使U2B能夠產(chǎn)生占空比為50%的輸出方波。

在“開關(guān)去抖動和定時鎖存”部分，按鈕開關(guān)S1連接到CMOS開關(guān)去抖動器（MAX6816），確保驅(qū)動D觸發(fā)器的無噪聲輸出。D輸入邏輯電平僅在CLK的上升沿傳遞到Q輸出。單脈沖部分（如下所述）也與CLK信號的上升沿定時，以確保U4的輸出脈沖（無論是單個還是多個）具有相同的寬度。

在單脈沖部分，四通道器件U1的第三個運算放大器設(shè)置要產(chǎn)生的脈沖數(shù)。觸發(fā)器輸出將C4電壓拉高，將U1D的正輸入驅(qū)動為高電平。然后，U1D 輸出變?yōu)楦唠娖?，并通過 R8/R9 分壓器設(shè)置其正輸入端的電壓。然后，R10–R13網(wǎng)絡(luò)和C5在C5上產(chǎn)生增加的電壓。當(dāng)U1D負(fù)輸入端的電壓超過其正輸入端的電壓時，U1D輸出變?yōu)榈碗娖健?/p>

來自 U1B 和 U1D 的輸出信號連接到 AND 門，其 500Hz 輸出持續(xù)一個僅允許所需脈沖數(shù)的間隔。圖2a–c顯示了與1、2和3脈沖輸出相關(guān)的波形。兩個跳線（JU1 和 JU2）通過改變 C5 的值來設(shè)置脈沖數(shù)。JU1 和 JU2 開路允許 AND 柵極輸出端有一個脈沖，閉合（分流）JU1 僅允許兩個脈沖，兩個跳線分流允許三個脈沖。

圖2.圖1電路采用單脈沖（a）、雙脈沖（b）或三脈沖（c）工作。每個圖表中顯示的波形是 U1B 輸出（頂部）、U1D 輸出（中）和 U4 輸出（底部）。

審核編輯：郭婷