如何為DSP接口模式配置MAX2769C ADC寄存器

MAX2769C ADC輸出支持兩種類型的基帶接口：默認(rèn)模式和DSP接口模式。本應(yīng)用筆記討論如何為DSP接口模式配置ADC寄存器。默認(rèn)模式配置請(qǐng)參考MAX2769C數(shù)據(jù)資料。

介紹

MAX2769C是全球?qū)Ш叫l(wèi)星系統(tǒng)（GNSS）接收器，在單芯片上集成GPS、GLONASS、伽利略和北斗導(dǎo)航衛(wèi)星系統(tǒng)。這款單轉(zhuǎn)換 GNSS 接收器旨在為工業(yè)應(yīng)用和廣泛的消費(fèi)類應(yīng)用（包括移動(dòng)手機(jī)）提供高性能。

MAX2769C包括一個(gè)片內(nèi)ADC，用于對(duì)下變頻GNSS信號(hào)進(jìn)行數(shù)字化處理。ADC輸出CMOS邏輯電平，I和Q通道均具有一個(gè)或兩個(gè)量化位，I通道最多為三個(gè)量化位。還提供I和Q模擬輸出，可旁路片內(nèi)ADC。

當(dāng)使用ADC時(shí)，MAX2769C支持兩種類型的基帶接口：

在默認(rèn)模式下，I和Q采樣分別在I0和I1輸出以及Q0和Q1輸出上輸出。用戶可以選擇寄存器配置使用每個(gè)I和Q樣本的位數(shù)。每個(gè)CLK_OUT周期的I和Q輸出上輸出一個(gè)樣本。

在DSP接口模式下，多達(dá)4位可以多路復(fù)用到單個(gè)輸出上。

MAX2769C數(shù)據(jù)資料僅詳細(xì)解釋默認(rèn)模式。本應(yīng)用筆記說明如何配置DSP接口模式所需的寄存器。

DSP 接口模式

概述

DSP接口有兩個(gè)目的。首先，DSP接口將ADC數(shù)據(jù)組裝成幀，這些幀通過幀號(hào)在每個(gè)幀的開頭插入時(shí)序信息。其次，DSP接口為多位ADC數(shù)據(jù)輸出情況下的數(shù)據(jù)序列化提供了一種手段。

幀計(jì)數(shù)器的值作為時(shí)間戳插入到每個(gè)幀開頭的數(shù)據(jù)流中。DIEID 代碼的 2 位和STRM_BITS字的 2 位前綴為 28 位長的幀號(hào)，使得幀（時(shí)間戳）的總長度為 32 位，位于每個(gè)幀的開頭。

在幀戳位之后，GPS 數(shù)據(jù)被序列化為位 0 的 16 位段，后跟位 1、位 2 和位 3。要序列化的位數(shù)由STRM_BITS字控制，該字在 1 位、2 位和 4 位大小寫之間進(jìn)行選擇。

描述

片內(nèi)多位ADC對(duì)下變頻GPS信號(hào)進(jìn)行數(shù)字化處理，并將數(shù)據(jù)輸出為四個(gè)邏輯信號(hào)（位0、位1、位2、位3），分別代表I和/或Q通道中的符號(hào)/幅度、無符號(hào)二進(jìn)制或二進(jìn)制補(bǔ)碼二進(jìn)制數(shù)據(jù)。有關(guān)數(shù)據(jù)格式的詳細(xì)說明，請(qǐng)參閱IC數(shù)據(jù)手冊(cè)。

ADC的分辨率最多可設(shè)置為每通道3位。例如，符號(hào)/幅度格式的 2 位 I 和 Q 數(shù)據(jù)映射如下：位 0 = Sign_I，位 1 = Mag_I，位 2 = Sign_Q，位 3 = Mag_Q。

數(shù)據(jù)可以序列化為位 0 的 16 位段，后跟位 1、位 2 和位 3。要序列化的位數(shù)由STRM_BITS字控制，該字在位 0、位 0 和位 1、位 0 和位 2、位 0、位 1、位 2 和位 3 大小寫之間進(jìn)行選擇。

如果僅序列化位 0，則數(shù)據(jù)流僅包含位 0 數(shù)據(jù)。如果選擇了位 0 和位 1（或位 2）的序列化，則流數(shù)據(jù)模式由 16 位位 0 數(shù)據(jù)后跟 16 位位 1（或位 2）數(shù)據(jù)組成，后者后跟 16 位位 0 數(shù)據(jù)，依此類推。在這種情況下，串行時(shí)鐘的速度必須至少是ADC時(shí)鐘的兩倍。

如果選擇位 0、位 1、位 2、位 3 的 4 位串行，則串行時(shí)鐘必須至少比 ADC 時(shí)鐘快 4 倍。

如果使用小數(shù)時(shí)鐘分頻器，則串行（CLK_SER）和ADC （CLK_ADC）時(shí)鐘之間的瞬時(shí)分頻比在小數(shù)時(shí)鐘分頻器的控制下連續(xù)變化。例如，如果小數(shù)時(shí)鐘周期等于串行時(shí)鐘周期的 4.5 倍，則通過一系列交替的 /4 和 /5 周期實(shí)現(xiàn) 4.5 的平均分頻比。

ADC數(shù)據(jù)并行加載到四個(gè)保持寄存器中，這些保持寄存器對(duì)應(yīng)于四個(gè)ADC輸出。保持寄存器的長度為16位，由ADC時(shí)鐘計(jì)時(shí)，ADC時(shí)鐘是從小數(shù)分頻器輸出獲取的時(shí)鐘。在16位ADC周期結(jié)束時(shí)，數(shù)據(jù)被傳輸?shù)剿膫€(gè)移位寄存器，并在下一個(gè)16位ADC周期內(nèi)串行移位至輸出。移位寄存器由串行時(shí)鐘計(jì)時(shí)，該串行時(shí)鐘必須足夠快，以便在從ADC加載下一組數(shù)據(jù)之前將所有64 = 4 x 16位數(shù)據(jù)移出。在所有 64 位數(shù)據(jù)流式傳輸?shù)捷敵龊?，?shù)據(jù)遵循全零模式。DATA_SYNC信號(hào)用于表示每個(gè)有效 16 位數(shù)據(jù)片的開頭。此外，ADC時(shí)鐘每128至16，384個(gè)周期輸出一個(gè)TIME_SYNC信號(hào)。

圖1.頂級(jí)連接和控制信號(hào)。

3線SPI接口控制信號(hào)

STRM_EN：此命令配置IC，使DSP接口插入信號(hào)路徑。同時(shí)，所有內(nèi)部寄存器均被復(fù)位。

STRM_START：此命令的正邊緣允許將數(shù)據(jù)流式傳輸?shù)捷敵觥Ｋ€支持時(shí)鐘和幀同步輸出。

STRM_STOP：此命令的正邊緣禁用數(shù)據(jù)流到輸出。它還禁用時(shí)鐘和幀同步輸出。

STRM_COUNT<2：0>：該控制信號(hào)選擇數(shù)據(jù)（時(shí)間）計(jì)數(shù)器的長度;最小值為 128 位 （000），最大值為 16，394 位 （111）。

DIEID<1：0>：這個(gè)詞標(biāo)識(shí)IC的硬件版本。MAX2769C的默認(rèn)版本對(duì)應(yīng)于00。

STRM_BITS<1：0>：這個(gè)詞定義了要流式傳輸?shù)捷敵龅奈粩?shù)。
00 = 位 0
01 = 位 0，位 1 10 = 位 0，位 2

11 = 位 0，位 1，位 2，位 3

FRM_COUNT<27：0>.這個(gè)詞定義了開始流式傳輸?shù)膸?hào)。當(dāng)命令STRM_EN啟用流模式，但未收到命令STRM_START時(shí)，此模式處于活動(dòng)狀態(tài)。在這種情況下，幀計(jì)數(shù)器在斷言STRM_EN時(shí)重置，并開始計(jì)數(shù)。當(dāng)幀數(shù)達(dá)到FRM_COUNT定義的值時(shí)，流式傳輸開始。

STAMP_EN：此信號(hào)允許在每幀的開頭插入幀號(hào)。如果禁用，則僅將ADC數(shù)據(jù)流式傳輸?shù)捷敵觥?/p>

DAT_SYNCEN：該控制信號(hào)使DATA_SYNC輸出端的同步脈沖成為可能。每個(gè)脈沖的上升沿與有效數(shù)據(jù)流的開頭重合，有效數(shù)據(jù)流始終從位 0<0> 數(shù)據(jù)開始，并在 16、32 或 64 個(gè)周期后停止，具體取決于流的位數(shù)。

TIME_SYNCEN：當(dāng)通過 STRM_EN 命令啟用流時(shí)，此信號(hào)始終啟用時(shí)間同步脈沖的輸出。否則，時(shí)間同步脈沖僅在數(shù)據(jù)流在輸出端處于活動(dòng)狀態(tài)時(shí)可用，即在STRM_START和STRM_STOP命令限制的時(shí)間間隔內(nèi)。

STRM_RST：此命令重置所有計(jì)數(shù)器，而不考慮流周期內(nèi)的時(shí)間。

圖2.方框圖。

時(shí)序圖

在DSP接口模式下，基帶是MAX2769C DATA_SYNC、TIME_SYNC和DATA_OUT輸出的接收器。DATA_SYNC、TIME_SYNC和DATA_OUT信號(hào)置位在CLK_SER的上升沿，需要鎖存到時(shí)鐘下降沿的基帶中。圖3和圖4顯示了DSP接口信號(hào)的功能時(shí)序。

圖3.時(shí)序圖。

圖4.具有時(shí)間戳輸出的時(shí)序圖。

計(jì)時(shí)值
時(shí)間	SYw	偏差
t延遲	0ns	±2納秒
	0.5	±0.03

表1中的數(shù)字表示通常預(yù)期的時(shí)序值和與標(biāo)準(zhǔn)值的預(yù)期最大偏差。圖5進(jìn)一步顯示了實(shí)際應(yīng)用中三種信號(hào)之間的關(guān)系。

CLK_SER信號(hào)的占空比主要由施加在MAX2769C引腳15 （XTAL）上的基準(zhǔn)信號(hào)的占空比決定。所提供的數(shù)字適用于使用Rakon IT3205CE系列16.368MHz TCXO作為參考的情況。

本數(shù)據(jù)代表Maxim迄今為止為提供具體應(yīng)用指導(dǎo)所做的最大努力，但不作任何保證。

圖5.CLK_SER、DATA_OUT和TIME_SYNC之間的關(guān)系。深藍(lán)色 （1） = CLK_SER，淺藍(lán)色 （2） = DATA_OUT，粉紅色 （3） = TIME_SYNC，綠色 （4） = DATA_SYNC。

寄存器配置

審核編輯：郭婷