0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于數(shù)字解調(diào)器和JESD204B接口的多通道超聲接收系統(tǒng)設(shè)計(jì)

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:Hugh Yu, Gina Kelso, ? 2023-01-05 15:27 ? 次閱讀

作者:Hugh Yu, Gina Kelso, and Ashraf Saad

隨著醫(yī)療超聲在醫(yī)療診斷領(lǐng)域的廣泛應(yīng)用,醫(yī)生對(duì)超聲圖像系統(tǒng)圖像質(zhì)量的要求越來越高,而提高圖像質(zhì)量的關(guān)鍵技術(shù)之一是提高接收通道的信噪比。隨著系統(tǒng)中接收通道數(shù)量的增加一倍,信噪比理論上應(yīng)該提高3 dB。因此,增加系統(tǒng)通道數(shù)量已成為加強(qiáng)信噪比的最簡(jiǎn)單有效的方法。目前,128通道已成功成為中高級(jí)醫(yī)療超聲設(shè)備的主流配置,192通道或更多通道將成為高端系統(tǒng)的下一個(gè)趨勢(shì)。隨著通道數(shù)量的增加,模擬前端和后端數(shù)字處理以及物理連接之間的數(shù)據(jù)速率急劇增加。它們還會(huì)導(dǎo)致數(shù)字電路器件接口的數(shù)量、處理能力、成本、整個(gè)接收器電路的設(shè)計(jì)復(fù)雜性以及相應(yīng)的功耗增加。目前,超聲系統(tǒng)使用射頻RF)波束成形。輸出數(shù)據(jù)速率完全取決于模數(shù)轉(zhuǎn)換器ADC)的分辨率、采樣速率和通道數(shù)。同時(shí),模擬前端(AFE)通常使用低壓差分信號(hào)(LVDS)輸出接口。八通道AFE需要八對(duì)LVDS數(shù)據(jù)線以及一對(duì)數(shù)據(jù)時(shí)鐘和幀時(shí)鐘。對(duì)于擁有超過 128 個(gè)通道的系統(tǒng),有大量的數(shù)據(jù)和物理連接。

本文介紹了一種基于八通道AFE的數(shù)字解調(diào)器和JESD204B接口的超聲接收通道設(shè)計(jì)方案,有效解決了上述系統(tǒng)數(shù)據(jù)速率大、物理連接復(fù)雜帶來的設(shè)計(jì)難題。

系統(tǒng)架構(gòu)

超聲系統(tǒng)由探頭(換能器)、發(fā)射電路、接收電路、后端數(shù)字處理電路、控制電路、顯示模塊等組成。圖1是帶有JESD204B接口的128通道超聲系統(tǒng)發(fā)送/接收路徑框圖。數(shù)字處理模塊通常包括現(xiàn)場(chǎng)可編程門陣列(FPGA),根據(jù)系統(tǒng)的當(dāng)前配置和控制參數(shù)生成相應(yīng)的波形。然后,發(fā)射電路的驅(qū)動(dòng)器高壓電路產(chǎn)生高電壓以激勵(lì)超聲換能器。超聲換能器通常由壓電陶瓷換能器(PZT)制成。它將電壓信號(hào)轉(zhuǎn)換為超聲波,進(jìn)入人體,同時(shí)接收組織產(chǎn)生的回波。然后將回波轉(zhuǎn)換為電壓信號(hào)并傳輸?shù)桨l(fā)送/接收(T/R)開關(guān)電路。T/R開關(guān)電路的主要目的是防止高壓發(fā)射信號(hào)損壞低壓接收模擬前端。經(jīng)過信號(hào)調(diào)理、增益和濾波后的模擬電壓信號(hào)被傳遞到AFE的集成ADC,然后轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù),然后通過JESD204B接口傳輸?shù)胶蠖藬?shù)字部分進(jìn)行相應(yīng)的處理,最終創(chuàng)建超聲圖像。接收通道由一個(gè)128通道T/R開關(guān)電路、一個(gè)帶數(shù)字解調(diào)器和JESD204B接口的16八通道超聲AFE器件以及一個(gè)帶JESD204B接口的FPGA組成。

poYBAGO2e9CAIO6-AAChL5eepyQ205.png?h=270&hash=9F1AE58482CFE9FB4847BC6E3FA9290117BE4310&la=en&imgver=4

圖1.128通道超聲系統(tǒng)框圖。

AD9671: 八通道超聲AFE,內(nèi)置數(shù)字解調(diào)器和JESD204B接口

AD9671是八通道超聲AFE,內(nèi)置ADI公司(ADI)的數(shù)字解調(diào)器和JESD204B接口,被選用于該超聲系統(tǒng)接收電路。它包含八個(gè)通道,包括一個(gè)帶低噪聲放大器(LNA)的可變?cè)鲆娣糯笃?/u>(VGA)、一個(gè)具有可編程相位旋轉(zhuǎn)功能的連續(xù)波(CW)諧波抑制I/Q解調(diào)器、一個(gè)抗混疊濾波器(AAF)、一個(gè)14位ADC、一個(gè)用于數(shù)據(jù)處理和帶寬降低的數(shù)字解調(diào)器和抽取器,以及JESD204B接口。圖2是AD9671的功能框圖。

poYBAGO2e9KAcDx0AAHZdSHBM_Y940.png?h=270&hash=35AD08005552EB6C13C3B08F69FD19B43ECA6638&la=en&imgver=2

圖2.AD9671功能框圖

數(shù)字解調(diào)器

數(shù)字解調(diào)器由基帶解調(diào)器和基帶抽取器組成。解調(diào)器將RF信號(hào)下變頻為基帶正交信號(hào)。抽取器減少了多余的過采樣。圖3是數(shù)字解調(diào)器的框圖。

pYYBAGO2e9SAdKuAAACzPnJvBQM056.png?h=270&hash=510B427559F211E0E057C3B6DE8B887742AE021E&la=en&imgver=2

圖3.數(shù)字解調(diào)器框圖。

JESD204B接口

AD9671數(shù)字輸出符合JEDEC標(biāo)準(zhǔn)JESD204B,數(shù)據(jù)轉(zhuǎn)換器串行接口。AD9671支持單通道、雙通道或四通道接口。它可以連接到最大數(shù)據(jù)輸出速率為 5.0 Gbps 的 FPGA。

系統(tǒng)設(shè)計(jì)與應(yīng)用

本節(jié)介紹了AD9671多通道超聲系統(tǒng)的接收電路設(shè)計(jì),并進(jìn)一步分析了使用數(shù)字解調(diào)器和JESD204B接口的優(yōu)勢(shì)。

接收電路設(shè)計(jì)

圖4所示為32通道接收電路模塊原理圖,可用于驗(yàn)證基于AD9671的系統(tǒng)可行性。通過四個(gè)這樣的模塊,可以配置超聲系統(tǒng)的128通道接收電路。該模塊可用于執(zhí)行數(shù)據(jù)采集和處理,并通過專用FMC連接器連接到FPGA來實(shí)現(xiàn)超聲波信號(hào)處理和圖像生成。

poYBAGO2e9WAL02lAAIO3-Uv_LU301.png?h=270&hash=55F58E417ADFC8B794BE76C9D37B94886E0C740F&la=en&imgver=1

圖4.接收電路的頂層原理圖。

數(shù)字解調(diào)器應(yīng)用分析

對(duì)于 128 通道超聲系統(tǒng),如果使用采樣率為 40 MSPS 的 14 位 ADC,并且使用 RF 波束成形算法,則 ADC 輸出和波束成形 FPGA 之間的數(shù)據(jù)速率為 14 × 40 × 128 = 71.68 Gbps。

下面分析了使用數(shù)字解調(diào)器的好處。

RF信號(hào)的基帶解調(diào)器執(zhí)行正交解調(diào)。這可以通過將ADC輸出的數(shù)字化RF信號(hào)乘以復(fù)正弦信號(hào)

pYYBAGO2e9eAUIHQAAAGUePzSY4194.png?la=en&imgver=2

來實(shí)現(xiàn),其中fd是可以接近超聲換能器中心頻率的解調(diào)頻率,以將中心頻率下變頻至0 Hz左右。輸出信號(hào)是一個(gè)復(fù)數(shù)信號(hào),由其I(同相)和Q(正交相位)表示。探頭的中心頻率和所有感興趣的頻段信號(hào)被降檔到大約0 Hz,用濾波器和抽取器濾除不需要的頻率分量,以保留對(duì)生成超聲圖像有用的頻段信息。

對(duì)于中心頻率為3.5 MHz的探頭換能器,經(jīng)過基帶解調(diào)和抽取后,具有16位格式I和Q數(shù)據(jù)輸出,數(shù)據(jù)速率現(xiàn)在為2(I&Q)×16位×3.5 MHz×128通道= 14.336 Gbps。 與原來的71.68 Gbps相比,即使I和Q通道同時(shí)輸出,數(shù)據(jù)速率也降低了80%。

JESD204B接口應(yīng)用分析

就當(dāng)前多通道超聲系統(tǒng)應(yīng)用中的AFE和ADC而言,LVDS已經(jīng)取代了并行輸出接口。然而,對(duì)于128通道或更高的超聲系統(tǒng),ADC輸出的大量LVDS線連接仍然是設(shè)計(jì)工程師頭疼的問題。對(duì)于LVDS,當(dāng)前超聲系統(tǒng)中有一個(gè)八進(jìn)制AFE有10對(duì)電線。對(duì)于 128 通道超聲系統(tǒng),需要將 128/8 × 10 = 160 對(duì) LVDS 數(shù)據(jù)和時(shí)鐘線連接到 FPGA。

下面分析了使用JESD204B接口的好處。

由于JESD204B使用16位數(shù)字輸出格式并使用8B/10B編碼,因此具有14位分辨率、40 MSPS ADC的八通道AFE的輸出數(shù)據(jù)速率為20 ×40 × 8 = 6.4 Gbps。AD9671 JESD204B接口每通道的最大數(shù)據(jù)速率為5.0 Gbps,因此只需兩對(duì)數(shù)據(jù)通道即可實(shí)現(xiàn)8通道AFE數(shù)據(jù)輸出。因此,對(duì)于 128 通道超聲系統(tǒng),與 160 對(duì) LVDS 線相比,只需要 128/8 × 2 = 32 對(duì)輸出數(shù)據(jù)通道;消除了 80% 的物理接口路由。

結(jié)論

本文介紹了一種基于AD9671(具有數(shù)字解調(diào)器和JESD204B接口的八通道AFE)的多通道超聲系統(tǒng)設(shè)計(jì)。本文分別有效分析了在超聲系統(tǒng)中使用這種帶有數(shù)字解調(diào)器和JESD204B接口的AFE的應(yīng)用優(yōu)勢(shì)和優(yōu)勢(shì)。與目前大多數(shù)RF波束成形和LVDS接口設(shè)計(jì)相比,模擬前端和數(shù)字處理部分之間的數(shù)據(jù)速率和接口路由都降低了80%。如果在分析中將這兩種方法組合在一起,物理連接將進(jìn)一步減少。因此,本文介紹的系統(tǒng)設(shè)計(jì)可以通過減少數(shù)據(jù)接口布線所需的電路板面積、計(jì)算復(fù)雜性要求以及系統(tǒng)設(shè)計(jì)成本,有效地簡(jiǎn)化電路設(shè)計(jì)和軟件處理復(fù)雜性。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 轉(zhuǎn)換器
    +關(guān)注

    關(guān)注

    27

    文章

    8705

    瀏覽量

    147195
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6498

    瀏覽量

    544684
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1043

    瀏覽量

    65817
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    JESD204B的常見疑問解答

    JESD204發(fā)布版中。 問:我為轉(zhuǎn)換分配的JESD204B通道系統(tǒng)板上無法順利路由至FPGA。交叉對(duì)太多,非常容易受串?dāng)_影響。能否
    發(fā)表于 01-03 06:35

    JESD204B系統(tǒng)級(jí)優(yōu)勢(shì)

    的路徑更少。由于對(duì)畸變管理的需求降低,因此布局和布線可進(jìn)一步簡(jiǎn)化。這是因?yàn)閿?shù)據(jù)時(shí)鐘嵌入在數(shù)據(jù)流中,并在接收器中與彈性緩沖結(jié)合,無需通過“波形曲線”來匹配長(zhǎng)度。圖 1 是 JESD204B
    發(fā)表于 09-18 11:29

    串行LVDS和JESD204B的對(duì)比

    是LVDS的三倍。當(dāng)比較諸如器件同步、確定延遲和諧波時(shí)鐘等高級(jí)功能時(shí),JESD204B是提供這些功能的唯一接口。所有通路和通道對(duì)確定延遲
    發(fā)表于 05-29 05:00

    JESD204B串行接口時(shí)鐘的優(yōu)勢(shì)

    多地?cái)?shù)模轉(zhuǎn)換接口JESD204B subclass1。其最大傳輸速率可達(dá)12.5Gbps,支持鏈路和器件的同步以及固定時(shí)差的測(cè)量。下
    發(fā)表于 06-19 05:00

    FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

    應(yīng)用實(shí)例1、相控陣?yán)走_(dá)下行同步采集技術(shù)應(yīng)用通道數(shù)據(jù)的同步采集是數(shù)字相控陣?yán)走_(dá)下行數(shù)據(jù)接收和處理要解決的關(guān)鍵問題。提出了支持JESD204B
    發(fā)表于 12-03 17:32

    FPGA高速數(shù)據(jù)采集設(shè)計(jì)之JESD204B接口應(yīng)用場(chǎng)景

    開始輸出數(shù)據(jù)。發(fā)送SERDES輸入與接收器FIFO輸出之間的已知關(guān)系稱為確定性延遲。三,JESD204B具體應(yīng)用實(shí)例1、相控陣?yán)走_(dá)下行同步采集技術(shù)應(yīng)用
    發(fā)表于 12-04 10:11

    如何讓JESD204B在FPGA上工作?FPGA對(duì)于JESD204B需要多少速度?

    的模數(shù)轉(zhuǎn)換(ADC)和數(shù)模轉(zhuǎn)換(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA
    發(fā)表于 04-06 09:46

    寬帶數(shù)據(jù)轉(zhuǎn)換應(yīng)用的JESD204B與串行LVDS接口考量

    ,JESD204支持的每通道串行鏈路速率是LVDS的三倍以上。當(dāng)比較諸如器件同步、確定延遲和諧波時(shí)鐘等高級(jí)功能時(shí),JESD204B是提供這些功能的唯一
    發(fā)表于 11-03 07:00

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換 (ADC) 和數(shù)模轉(zhuǎn)換 (DAC) 設(shè)計(jì)系統(tǒng)時(shí),我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件
    發(fā)表于 11-21 07:02

    JESD204B的優(yōu)勢(shì)

    的是 JESD204B 接口將如何簡(jiǎn)化設(shè)計(jì)流程。與 LVDS 及 CMOS 接口相比,JESD204B 數(shù)據(jù)轉(zhuǎn)換串行
    發(fā)表于 11-23 06:35

    新型集成數(shù)字解調(diào)器JESD204B接口超聲模擬前端

    本文介紹了一種基于數(shù)字解調(diào)器JESD204B接口通道
    發(fā)表于 11-16 14:45 ?1246次閱讀
    新型集成<b class='flag-5'>數(shù)字</b><b class='flag-5'>解調(diào)器</b>和<b class='flag-5'>JESD204B</b><b class='flag-5'>接口</b>的<b class='flag-5'>超聲</b>模擬前端

    JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

    在從事高速數(shù)據(jù)擷取設(shè)計(jì)時(shí)使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號(hào)。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進(jìn)一步了解 JESD204B 接口,包括與FPGA如何互動(dòng)、JE
    發(fā)表于 11-18 02:57 ?1.4w次閱讀

    AD9671:帶數(shù)字解調(diào)器的八進(jìn)制超聲波AFE,JESD204B數(shù)據(jù)表

    AD9671:帶數(shù)字解調(diào)器的八進(jìn)制超聲波AFE,JESD204B數(shù)據(jù)表
    發(fā)表于 04-29 16:13 ?8次下載
    AD9671:帶<b class='flag-5'>數(shù)字</b><b class='flag-5'>解調(diào)器</b>的八進(jìn)制<b class='flag-5'>超聲</b>波AFE,<b class='flag-5'>JESD204B</b>數(shù)據(jù)表

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b>協(xié)議

    JESD204B使用說明

    JESD204B IP核作為接收端時(shí),單獨(dú)使用,作為發(fā)送端時(shí),可以單獨(dú)使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通
    的頭像 發(fā)表于 12-18 11:31 ?306次閱讀
    <b class='flag-5'>JESD204B</b>使用說明