LTspice：仿真SAR ADC模擬輸入

作者：Kris Lokere and Gabino Alonso

隨著ADC分辨率和采樣速率的不斷提高，模擬輸入的驅(qū)動(dòng)器電路（而不是ADC本身）日益成為決定整體電路精度的限制因素。除了用于噪聲輸入信號(hào)的簡(jiǎn)單1極點(diǎn)RC低通濾波器（LPF1）（圖1）之外，緩沖器和ADC輸入之間通常使用耦合RC濾波器網(wǎng)絡(luò)（LPF2），以最大程度地減少ADC采樣瞬變反射到緩沖器的干擾。模擬輸入端的長(zhǎng)RC時(shí)間常數(shù)會(huì)減慢這些干擾的建立速度。因此，LPF2 通常需要比 LPF1 更寬的帶寬。該濾波器還有助于最大限度地減少緩沖器的噪聲貢獻(xiàn)。

圖1.仿真放大器和ADC之間的接口有助于確定噪聲和建立時(shí)間之間的權(quán)衡。

仿真放大器和ADC之間的接口，在建立時(shí)間和噪聲性能之間提出了一些有趣的權(quán)衡。對(duì)此類仿真進(jìn)行實(shí)驗(yàn)有助于直觀地了解濾波器設(shè)計(jì)如何影響這些性能方面。

全差分SAR ADC的模擬輸入可以建模為驅(qū)動(dòng)電路上的開關(guān)電容負(fù)載，如圖2所示。所示值來自 LTC2378-20 20 位、1Msps、低功率 SAR ADC，但可輕松修改以表示其他 ADC。在采集階段，每個(gè)輸入從采樣CDAC獲得約45pF （CIN），從采樣開關(guān)的導(dǎo)通電阻看到40Ω （RON）。輸入在此相位為 CIN 電容器充電時(shí)會(huì)吸收電流尖峰。在隨后的轉(zhuǎn)換階段，模擬輸入僅吸收很小的漏電流，電容完全放電。這種 ADC 模擬輸入建模突出了將放大器耦合到 SAR ADC（如 LTC2378-20）的最大挑戰(zhàn)之一;處理每個(gè)采集階段開始時(shí)ADC輸入端消耗的電流尖峰。

圖2.SAR ADC模擬輸入的等效電路。

該等效電路的仿真原理圖如圖3所示。低功率差分運(yùn)放 LTC6362 配置為將一個(gè)單端輸入信號(hào)轉(zhuǎn)換為一個(gè)全差分輸出以驅(qū)動(dòng) LTC2378-20。為了簡(jiǎn)化仿真，不包括輸入ESD保護(hù)二極管。兩個(gè)45pF輸入電容（C1和C2）通過穩(wěn)壓開關(guān)（S1和S2）充電，這些開關(guān)由導(dǎo)通電阻為40Ω的SW模型語句定義。這些開關(guān)由一個(gè)持續(xù)時(shí)間為 312ns 和周期為 1μs 的脈沖電壓源驅(qū)動(dòng)，以模擬 LTC2378-20 SAR ADC 在 1Msps 時(shí)的采集時(shí)間。為了使采樣電容為下一個(gè)采集階段做好準(zhǔn)備，使用理想化行為逆變器（A1）來打開對(duì)電容放電的第二組開關(guān)（S3和S4）。

圖3.SAR ADC模擬輸入等效電路仿真原理圖。

放大器和ADC之間的RC濾波器網(wǎng)絡(luò)有多種用途。首先，濾波器網(wǎng)絡(luò)減少進(jìn)入ADC的寬帶噪聲量。其次，電容用作電荷儲(chǔ)存器，吸收來自ADC內(nèi)部采樣電容的電荷反沖。在每個(gè)轉(zhuǎn)換周期之后，放電的采樣電容（45pF）重新連接到放大器電路。通過在ADC輸入端放置一個(gè)大得多的儲(chǔ)能電容，可以減少這些采樣電容引起的電壓偏移。然而，在寬帶噪聲和建立時(shí)間性能之間需要權(quán)衡取舍。當(dāng)采樣電容連接到放大器電路（采集時(shí)間）時(shí)，RC網(wǎng)絡(luò)應(yīng)完全建立到ADC的分辨率范圍內(nèi)。在濾波器網(wǎng)絡(luò)中使用過多的儲(chǔ)能電容會(huì)使建立時(shí)間超出可接受的限值。

審核編輯：郭婷